...
首页> 外文期刊>電子情報通信学会技術研究報告 >桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器
【24h】

桁上げビットの二重化によるセルフチェッキング桁上げ先見加算器

机译:通过复制进位位进行自检进位超前加法器

获取原文
获取原文并翻译 | 示例
           

摘要

We propose a self-checking carry look-ahead adder, which can detect errors caused by a single stuck-at fault in the adder. Because of duplicating each carry-bit and comparing only half of them, the area of the proposed adder is smaller than that of an existing self-checking carry look-ahead adder by sum-bit duplication. The inputs of the proposed adder are two operands and their parities, and the outputs are sum of operands, the predicted parity of the sum, two output lines of the input parities checker, and two output lines of the checker. As a result of an experiment, the area overhead of the proposed adder was smaller than that of the existing self-checking adder up to 31%.%本稿では,回路内の単一縮退故障による誤りを検出する,セルフチェッキング桁上げ先見加算器を提案する.提案する加算器は,桁上げビットを二重化しその半分のみをチェッカで比較することで,和ビットを二重化する既存のセルフチェッキング桁上げ先見加算器より小さい.提案法による加算器は2つのオペランドとそのパリティの組を入力とし,出力として加算の結果とそのパリティ予測値,入力パリティ検査部の2つの出力線,チェッカの2つの出力線を持つ.実験の結果,提案する加算器の面積オーバーへッドは既存のセルフチェッキング加算器の面積オーバーへッドより最大31%小さくなった.
机译:我们提出了一种自检进位超前加法器,它可以检测到加法器中单个卡死故障引起的错误,由于复制每个进位并只比较其中的一半,因此建议加法器的面积较小与现有的自校验进位超前加法器通过求和位复制的方法相比,所提出的加法器的输入是两个操作数及其奇偶校验,输出是操作数之和,预测的总和,两个输出行实验结果表明,所提出的加法器的面积开销小于现有的自检加法器的面积开销,高达31%。%。我们提出了一种自我检查提前进位加法器,该方法可以检测出所提出的加法器中由于单个卡死故障而导致的错误,所提出的加法器将进位位加倍,并且仅将其中一半与校验器进行比较以将总和位加倍。它比现有的自检进位超前加法器小,根据所提出的方法,加法器以两个操作数及其奇偶对为输入,输出加法结果,奇偶预测值和输入奇偶校验单元。作为实验的结果,所提出的加法器的面积开销比现有的自检加法器的面积开销小31%。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号