Datapath-Layout-Driven Design for Low-Power Standard-Cell LSI Implementation

Takahiro KAKIMOTO; Hiroyuki OCHI; Takao TSUDA

首页> 外文期刊>IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences >Datapath-Layout-Driven Design for Low-Power Standard-Cell LSI Implementation

【24h】

Datapath-Layout-Driven Design for Low-Power Standard-Cell LSI Implementation

机译：低功耗标准单元LSI实现的数据路径布局驱动设计

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

As a design flow for low-power FPGA implementation, Datapath-Layout-Driven Design (DLDD) has been proposed. This letter reports the effect of DLDD for standard-cell-based ASIC implementation, and proposes necessary improvements. Experimental results shows that about 8.3% reduction of power dissipation is achieved in the best case.

机译：作为低功耗FPGA实现的设计流程，已经提出了数据路径布局驱动设计（DLDD）。这封信报告了DLDD对基于标准单元的ASIC实现的影响，并提出了必要的改进。实验结果表明，在最佳情况下，功耗可降低约8.3％。

著录项

来源
《IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences》 |2002年第12期|p.2795-2798|共4页
作者
Takahiro KAKIMOTO; Hiroyuki OCHI; Takao TSUDA;
展开▼
作者单位

Oki Electric Industry Co., Ltd.;

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类无线电电子学、电信技术;
关键词
low power design; wire length; floor plan; bit slice; one-hot code;

机译：低功耗设计;线长;平面布置图;位片;单发代码;

相似文献

外文文献
中文文献
专利

1. Datapath-Layout-Driven Design for Low-Power FPGA Implementation [J] . HIROYUKI OCHI, TAKASHI NISHIKAWA, TAKAO TSUDA 情報処理学会論文誌 . 1999,第4期

机译：数据路径布局驱动的设计可实现低功耗FPGA
2. A 557-mW, 2.5-Gbit/s SONET/SDH regenerator-section terminating LSI chip using low-power bipolar-LSI design [J] . Kawai K., Koike K. IEEE Journal of Solid-State Circuits . 1999,第1期

机译：采用低功耗双极LSI设计的557mW，2.5Gbit / s SONET / SDH再生器部分终端LSI芯片
3. LSI Implementation of a Secure Low-Power CSSAL Cellular Multiplier [J] . Cancio MONTEIRO, Yasuhiro TAKAHASHI, Toshikazi SEKINE 電子情報通信学会技術研究報告. 非線形問題. Nonlinear Problems . 2013,第225期

机译：LSI实现的安全低功耗CSSAL蜂窝乘法器
4. Low-power design for real-time image segmentation LSI and compact digital CMOS implementation [C] . Kiriyama, O., Morimoto, . 2004

机译：低功耗设计，用于实时图像分割LSI和紧凑型数字CMOS实现
5. Low-Power and Reconfigurable Asynchronous ASIC Design Implementing Recurrent Neural Networks [D] . Nelson, Spencer. 2021

机译：低功耗和可重新配置的异步ASIC设计实现经常性神经网络
6. Design and Implementation of an On-Chip Low-Power and High-Flexibility System for Data Acquisition and Processing of an Inertial Measurement Unit [O] . Zhenyi Gao, Bin Zhou, Yang Li, 2020

机译：惯性测量单元数据采集和处理的片上低功耗高灵活性系统的设计与实现
7. A clock-gating method for low-power LSI design [O] . Takeshi Kitahara, Fumihiro Minami, Toshiaki Ueda, 1998

机译：一种用于低功耗LsI设计的时钟门控方法

Datapath-Layout-Driven Design for Low-Power Standard-Cell LSI Implementation

摘要

著录项

相似文献

相关主题

期刊订阅