...
机译:门极隧穿电流对CMOS电路静态特性的影响
School of Micro-electronics Xidian University Xi'an, P. R. China, School of Information and Electronic Technology Jiamusi University Jiamusi, P. R. China;
School of Micro-electronics Xidian University Xi'an, P. R. China;
School of Micro-electronics Xidian University Xi'an, P. R. China;
device simulation; gate tunneling current model; static power consumption; ultra-thin gate oxide;
机译:栅极到本体隧穿电流的物理模型及其对浮体PD / SOI CMOS器件和电路的影响
机译:考虑静态CMOS栅极短路电流的传播延迟估计
机译:22 - NM CMOS技术中静态逻辑门的漏电和短路功率降低的新电路级技术
机译:栅极隧穿电流影响下CMOS电路静态特性的研究
机译:栅极隧穿电流对CMOS电路静态特性的影响。
机译:随机纳米氮化钛晶粒引起的动态功率延迟的特性波动以及全能门纳米线CMOS器件和电路的纵横比效应
机译:研究技术扩展对低压静态CMOS电路中作为短路电流浪费的功率的影响
机译:后栅等离子体和溅射工艺对金属栅CmOs集成电路辐射硬度的影响