Compact and Power-Efficient Implementation of Rank-Order Filters Using Time-Domain Digital Computation Technique

Liem T. Nguyen; Kiyoto Ito; Tadashi Shibata

首页> 外文期刊>Japanese journal of applied physics >Compact and Power-Efficient Implementation of Rank-Order Filters Using Time-Domain Digital Computation Technique

【24h】

Compact and Power-Efficient Implementation of Rank-Order Filters Using Time-Domain Digital Computation Technique

机译：使用时域数字计算技术紧凑和高效地执行秩序滤波器

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A compact and power-efficient digital implementation of rank-order filters compatible with focal-plane image processing has been developed based on a time-domain computation technique. The magnitude of analog pixel intensity is represented as a pulse widt

机译：基于时域计算技术开发了一种紧凑且功率高效的数字实现与聚焦平面图像处理兼容的级别滤波器。模拟像素强度的大小表示为脉冲WIDT

著录项

来源
《Japanese journal of applied physics》 |2008年第42期|2807-2811|共5页
作者
Liem T. Nguyen; Kiyoto Ito; Tadashi Shibata;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类
关键词
VLSI; time-domain computation; rank-order filter; median filter; parallel processing; hardware implementation;

机译：VLSI;时域计算;秩订单过滤器;中位过滤器;并行处理;硬件实现;

相似文献

外文文献
中文文献
专利

1. New Compact and Power-Efficient Implementations of Rank-Order-Filters and Sorting Engines Using Time-Domain Computation Technique [J] . Liem T. NGUYEN, Kiyoto ITO, Tadashi SHIBATA 電子情報通信学会技術研究報告. 信号処理. Signal Processing . 2007,第285期

机译：使用时域计算技术的新型紧凑高效节能的排序处理器和排序引擎实现
2. New Compact and Power-Efficient Implementations of Rank-Order-Filters and Sorting Engines Using Time-Domain Computation Technique [J] . Liem T. NGUYEN, Kiyoto ITO, Tadashi SHIBATA 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2007,第287期

机译：使用时域计算技术的新型紧凑高效节能的排序处理器和排序引擎实现
3. New Compact and Power-Efficient Implementations of Rank-Order-Filters and Sorting Engines Using Time-Domain Computation Technique [J] . Liem T. NGUYEN, Kiyoto ITO, Tadashi SHIBATA 電子情報通信学会技術研究報告. 画像工学. Image Engineering . 2007,第289期

机译：使用时域计算技术的新型紧凑高效节能的排序处理器和排序引擎实现
4. A Computational Digital-Pixel-Sensor VLSI Featuring Block-Readout Architecture for Pixel-Parallel Rank-Order Filtering [C] . Benjamas TONGPRASIT, Kiyoto ITO, Tadashi SHIBATA IEEE International Symposium on Circuits and Systems . 2005

机译：一种计算数字像素传感器VLSI，具有块读出架构，用于像素并行级别级校准
5. Efficient hardware implementation techniques for digital filters . [D] . Guo, Rui. 2011

机译：数字滤波器的高效硬件实现技术。
6. Computer Processing of Visual Evoked Potentials Utilizing Digital Filtering Techniques [O] . A. Vigorito, G. Stephens, H. Louis, 1981

机译：利用数字滤波技术的视觉诱发电位的计算机处理
7. Power-Efficient Time-Domain Dispersion Compensation Using Optimized FIR Filter Implementation [O] . Fougstedt, Christoffer, Sheikh, Alireza, Johannisson, Pontus, 2015

机译：利用优化的FIR滤波器实现省电的时域色散补偿
8. Design and Implementation Techniques for Two-Dimensional Digital Filters. [R] . twogood, r. e. 1978

机译：二维数字滤波器的设计与实现技术。

Compact and Power-Efficient Implementation of Rank-Order Filters Using Time-Domain Digital Computation Technique

摘要

著录项

相似文献

相关主题

期刊订阅