...
机译:使用双CLCG方法的伪随机比特发生器的高效硬件实现
Madan Mohan Malaviya Univ Technol MMMUT Dept Elect & Commun Engn Gorakhpur 273016 Uttar Pradesh India;
Madan Mohan Malaviya Univ Technol MMMUT Dept Elect & Commun Engn Gorakhpur 273016 Uttar Pradesh India;
PRBG; dual-CLCG architecture; power dissipation; delay; latency; operating frequency; FPGA; Verilog HDL; VLSI;
机译:基于混沌映射的伪随机数发生器的硬件实现
机译:基于元胞自动机伪随机数发生器的精英紧凑遗传算法的硬件实现。
机译:基于正态数的Bailey和Borwein伪随机数生成器的高效实现
机译:伪随机位发生器的改进型双CLCG算法设计
机译:用于噪声雷达的可编程数字伪随机位发生器的设计与实现。
机译:使用随机计算和物流地图的硬件伪随机数发生器
机译:“基于Beta源的真正随机数发生器的高效硬件实现与分析”的勘探