...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Materials Science and Engineering. B, Solid-State Materials for Advanced Technology >Ultra-shallow junctions produced by plasma doping and flash lamp annealing
【24h】

Ultra-shallow junctions produced by plasma doping and flash lamp annealing

机译：通过等离子体掺杂和闪光灯退火产生的超浅结

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The capabilities of plasma doping (PLAD) and flash lamp annealing (FLA) for use in ultra-shallow junction (USJ) fabrication have been evaluated. Silicon wafers have been doped in a BF_3 plasma using wafer biases ranging from 0.6 to 1kV and a dose of 4 x 10~(15)cm~(-2), The wafers so implanted have been heat-treated by FLA using pre-heating temperatures in the range of 500-700℃, peak temperatures of 1100-1350℃, and effective anneal times of 20 and 3ms. Secondary ion mass spectrometry (SIMS) and sheet resistance measurements have been undertaken to determine the junction depth and the sheet resistance, respectively. Optimum processing conditions have been identified under which both high electrical activation and insignificant dopant diffusion occur compared to the as-implanted state. In this way, one can obtain combinations of junction depth and sheet resistance that meet the 45 nm technology node requirements.
机译：已经评估了用于超浅结（USJ）制造的等离子体掺杂（PLAD）和闪光灯退火（FLA）的能力。硅晶片已使用0.6至1kV的晶片偏压和4 x 10〜（15）cm〜（-2）的剂量在BF_3等离子体中掺杂，植入的晶片已通过FLA使用预热进行了热处理温度范围为500-700℃，峰值温度为1100-1350℃，有效退火时间为20和3ms。已经进行了二次离子质谱（SIMS）和薄层电阻测量，以确定结深度和薄层电阻。已经确定了最佳处理条件，在该最佳处理条件下，与植入状态相比，发生了高电激活和微不足道的掺杂剂扩散。以此方式，可以获得满足45 nm技术节点要求的结深度和薄层电阻的组合。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号