机译:约束规划中基于Top-k的自适应枚举
Univ Cent Chile, Santiago 8370178, Chile.;
Univ San Sebastian, Fac Ingn & Tecnol, Santiago 8420524, Chile.;
Pontificia Univ Catolica Valparaiso, Valparaiso 2362807, Chile.;
Univ Nantes, CNRS, LINA, F-44322 Nantes, France.;
Univ Valparaiso, Valparaiso 2362735, Chile.;
Univ Tecn Federico Santa Maria, Valparaiso 2390123, Chile.;
Univ Diego Portales, Escuela Ingn Ind, Santiago 8370109, Chile.;
机译:约束规划中基于前k的自适应枚举
机译:一种新的约束编程模型和基于线性编程的自适应大邻域搜索与同步约束的车辆路由问题
机译:使用路径枚举和约束编程从行为VHDL程序生成设计验证测试
机译:基于路径枚举和约束逻辑编程的RT级Verilog描述的功能矢量生成
机译:凸二次规划和训练支持向量机的自适应约束减少。
机译:在表型限制下针对目标过量生产的最佳基因敲除的自适应双层编程
机译:一种新的约束编程模型和基于线性编程的自适应大邻域搜索与同步约束的车辆路由问题
机译:一种用于整数规划的约束移位算法。