...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Microelectronics journal >New techniques for efficiently assessing reliability of SOCs
【24h】

New techniques for efficiently assessing reliability of SOCs

机译：有效评估SOC可靠性的新技术

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this paper we propose an approach to speed-up Fault Injection campaigns for the evaluation of dependability properties of complex digital systems. The approach exploits FPGA devices for system emulation, and new techniques are described, allowing emulating the effects of faults and to observe faulty behavior. Thanks to its flexibility and efficiency, the approach is suitable to be applied to SOC devices. The paper points out the flexibility of the approach, able to inject different faults of different types in custom logic, memory blocks, and processor cores. The proposed approach combines the speed of hardware-based techniques, and the flexibility of simulation-based techniques. Experimental results are provided showing that speed-up figures of up to 3 orders of magnitude with respect to state-of-the-art simulation-based techniques can be achieved.
机译：在本文中，我们提出了一种加快故障注入活动的方法，用于评估复杂数字系统的可靠性。该方法利用FPGA器件进行系统仿真，并描述了新技术，可以仿真故障的影响并观察故障行为。由于其灵活性和效率，该方法适用于SOC设备。本文指出了该方法的灵活性，能够在自定义逻辑，内存块和处理器内核中注入不同类型的不同故障。所提出的方法结合了基于硬件的技术的速度和基于仿真的技术的灵活性。提供的实验结果表明，相对于最新的基于仿真的技术，可以实现高达3个数量级的加速数字。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号