首页> 外文期刊>日経マイクロデバイス >TFLOPS級の次世代高速プロセサTSVで電力増加を抑制して実現へ
【24h】

TFLOPS級の次世代高速プロセサTSVで電力増加を抑制して実現へ

机译:通过使用TFLOPS类下一代高速处理器TSV抑制功率增加来实现

获取原文
获取原文并翻译 | 示例
           

摘要

TSV(Si貫通ビア)による3次元技rn術は,半導体を全く新しい世界に引rnき込む。TSVは,多彩な機能を統合rnするとともに,高効率なシステムを実rn現する。そして,今後も継続的に半rn導体を高性能化させる。rn以下,TSVによって異種プロセスrnで製造した回路を低コストに統合でrnき,プロセサの入出力インタフェースrnの消費電力を低減できることを示す。rnTSVを使いT(テラ)FLOPS(floating-rnpoint operations persecond)の演算rn能力を達成した試作デバイスも紹介rnする。
机译:使用TSV(硅直通)的3D技术将半导体带入了一个全新的世界。 TSV集成了各种功能,实现了高效的系统。并且我们将继续改善半导体的性能。此后,我们表明可以通过低成本集成通过TSV通过不同工艺制造的电路,并且可以降低处理器的输入/输出接口rn的功耗。我们还将介绍一种原型设备,该设备使用rnTSV实现了T(兆)FLOPS(每秒浮点数操作)的工作能力。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号