机译:高性能数据包分类的可扩展模块化架构
Department of Electrical Engineering, University of Southern California, Los Angeles, CA, USA;
ASIC; FPGA; Packet classification; firewall; hardware architectures; network security; networking; router;
机译:通过分类空间的多层次切割进行分组分类:下一代网络中IP分组分类的算法体系结构解决方案
机译:基于模块化FPGA硬件,可重用网关软件和数据打包的可扩展相关器架构
机译:使用新的数字串行计算的高性能可扩展体系结构,用于模块化乘法
机译:用于在FPGA上动态更新数据包分类的高性能架构
机译:高性能IP查找和数据包分类引擎的算法和体系结构。
机译:基于通配符字段的分区以实现车辆到一切的快速和可扩展的数据包分类
机译:用于FpGa上动态可更新数据包分类的高性能架构*
机译:aTm的高性能分组交换架构:传统解决方案和神经网络解决方案