• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Radar, Sonar & Navigation, IET >Efficient architecture and hardware implementation of coherent integration processor for digital video broadcast-based passive bistatic radar
【24h】

Efficient architecture and hardware implementation of coherent integration processor for digital video broadcast-based passive bistatic radar

机译：基于数字视频广播的无源双基地雷达相干集成处理器的高效架构和硬件实现

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this study, the problem of efficient implementation of a coherent integration processor in passive bistatic radars (PBRs) in the presence of range migration is addressed. The authors present a coherent integration architecture for PBR, which consists of a frequency-domain pulse compression module to reduce the overall runtime for the computation of the cross-ambiguity function, and an efficient decimated keystone transform module based on the chirp -transform to compensate the range migration. The proposed architecture is then implemented in a hybrid central processing unit plus graphic processing unit scheme. Real measurement data are used to verify the superior integration performance and reduced computational complexity achieved by the proposed scheme.
机译：在这项研究中，解决了在存在距离偏移的情况下在无源双基地雷达（PBR）中有效实施相干积分处理器的问题。作者提出了一种用于PBR的相干集成架构，该架构包括一个频域脉冲压缩模块（该模块可减少计算交叉歧义函数的整体运行时间），以及一个基于线性调频补偿的有效抽取基梯形失真变换模块。范围迁移。然后，在混合中央处理单元加图形处理单元方案中实现提出的体系结构。实际测量数据用于验证所提方案实现的卓越集成性能和降低的计算复杂性。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号