• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Technique et science informatiques >Architecture d'un processeur multiflot orienté temps-réel
【24h】

Architecture d'un processeur multiflot orienté temps-réel

机译：面向实时的多批次处理器的体系结构

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Les processeurs multiflots simultanés (SMT) peuvent être de bons candidats pour satisfaire les besoins en performance toujours croissants des applications embarquées. Cependant, les processeurs SMT existants ne sont pas compatibles avec les contraintes de prévisibilité des temps d'exécution des systèmes temps-réels stricts : en effet, pour ordonnancer les taches de manière à garantir qu'elles respecteront leurs échéances, il est nécessaire d'estimer leur temps d'exécution pire cas (ou WCET : Worst-Case Execution Time), ce qui n 'est pas possible quand plusieurs flots d'exécution peuvent interférer. Dans cet article, nous proposons une architecture SMT con?ue pour assurer l'isolation des flots temps-réels stricts de sorte que leur WCET puisse être estimé. Nous donnons des résultats expérimentaux qui montrent que cette architecture conserve un niveau de performance élevé et nous donnons des pistes pour un contr?le par le système (ordonnanceur) de l'isolation des flots.%Simultaneous multithreading (SMT) processors might be good candidates to fulfill the ever increasing performance needs of embedded applications. However, off-the-shelves SMT architectures do not fit the timing predictability requirements of hard real-time systems: to schedule critical threads so that they are guaranteed to meet their deadlines, it is necessary to estimate their Worst-Case Execution Times which is not possible when simultaneous threads might interfere. In this paper, we propose an SMT architecture designed to enforce isolation of hard real-time threads so that their worst-case execution time can be safely estimated. We report experimental results that show that this architecture still provides a high level of performance and we give an insight into how the thread isolation feature could be controlled by a real-time task scheduler.
机译：同时多批处理处理器（SMT）可以很好地满足嵌入式应用不断增长的性能需求。但是，现有的SMT处理器与严格的实时系统的执行时间的可预测性约束不兼容：确实，为了计划任务以确保他们遵守截止日期，有必要估计其最坏情况的执行时间（或WCET：最坏情况执行时间），这在多个执行流可能会干扰时是不可能的。在本文中，我们提出了一种SMT架构，旨在隔离严格的实时流，以便可以估算其WCET。我们给出的实验结果表明，该体系结构保留了较高的性能，并且给出了由系统（调度程序）控制流隔离的跟踪。％同时多线程（SMT）处理器可能是不错的选择满足嵌入式应用不断增长的性能需求。但是，现成的SMT体系结构不符合硬实时系统对时间可预测性的要求：安排关键线程以确保可以保证按时完成任务，因此有必要估算其最坏情况执行时间，即当并发线程可能会干扰时，这是不可能的。在本文中，我们提出了一种SMT体系结构，旨在强制隔离硬实时线程，以便可以安全地估计其最坏情况下的执行时间。我们报告了一些实验结果，这些结果表明该体系结构仍然可以提供较高的性能，并且可以深入了解实时任务调度程序如何控制线程隔离功能。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号