...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Pomiary Automatyka Kontrola >Koszt implementacji w strukturach CPLD i FPGA jako kryterium wyboru stanów przy minimalizacji automatu skończonego
【24h】

Koszt implementacji w strukturach CPLD i FPGA jako kryterium wyboru stanów przy minimalizacji automatu skończonego

机译：在CPLD和FPGA结构中实现的成本是选择状态同时最小化有限自动机的标准

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

W pracy opisano heurystyczną metodę minimalizacji automatów skończonych, która pozwala na etapie minimalizacji stanów uwzględniać parametry bazy technologicznej oraz metodę kodowania stanów. Opisano kryteria minimalizacji liczby stanów ze względu na koszt ich realizacji w strukturze CPLD, gdzie głównym parametrem wpływającym na realizację jest liczba termów podłączonych do jednej makrokomórki i liczba elementarnych koniunkcji w opisie SOP (Sum of Products) funkcji logicznej oraz FPGA, gdzie głównym parametrem jest liczba wejść elementu logicznego i liczba argumentów realizowanej funkcji logicznej. Przedstawiono także wyniki badań opracowanych algorytmów i porównanie ich z innymi metodami minimalizacji stanów.%In the paper a heuristic method of minimization of incompletely specified finite state machines is described. This method allows taking into account the parameters of technological base, the method of state assignment and realization costs. The presented method is focused on realization of FSM in CPLD and FPGA structures. The method is based on operation of merging two states. In addition to reducing internal states this method minimizes the number of FSM transitions and FSM input variables. In contrast to the previously developed methods, in each step of the algorithm there is considered not only one, but the entire set of all pairs of states for which it is permissible to merge. Then from the set there is selected the pair of states which best matches the criteria of minimizing. The paper describes the criteria for minimizing the number of states of the machine because of the cost of their implementation in the CPLD. The main parameter influencing the implementation is a number of terms connected to one macrocell and FPGA structures, where the main parameter is the number of LUT inputs and the number of logic function arguments. The results of implementation of the minimized FSMs in programmable devices showed that the proposed method allowed building FSMs at lower cost and higher speed than STAMINA program for CPLD and FPGA devices.
机译：本文介绍了一种最小化有限自动机的启发式方法，该方法允许在状态最小化阶段考虑技术基础的参数和状态编码方法。描述了由于在CPLD结构中实现状态的成本而使状态数量最小化的条件，其中影响实现的主要参数是连接至一个宏单元的项数以及逻辑功能和FPGA的SOP（乘积之和）描述中的基本连接数，其中主要参数是数量逻辑元素输入和已实现逻辑功能的自变量数量。还介绍了改进算法的测试结果，并将其与其他最小化状态的方法进行比较。％本文描述了一种启发式最小化未完全指定的有限状态机的方法。该方法可以考虑技术基础的参数，状态分配方法和实施成本。提出的方法着重于在CPLD和FPGA结构中实现FSM。该方法基于合并两个状态的操作。除了减少内部状态外，该方法还最大程度地减少了FSM转换和FSM输入变量的数量。与先前开发的方法相比，在算法的每个步骤中，不仅考虑一个，而且考虑了允许合并的所有状态对的整个集合。然后从集合中选择最匹配最小化条件的一对状态。由于CPLD中实施这些状态的成本，因此本文描述了最小化机器状态数的标准。影响实现的主要参数是连接到一个宏单元和FPGA结构的多个术语，其中主要参数是LUT输入的数量和逻辑函数自变量的数量。在可编程设备中实现最小化FSM的结果表明，与针对CPLD和FPGA器件的STAMINA程序相比，所提出的方法可以以更低的成本和更高的速度构建FSM。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号