Czasowe uwarunkowania współpracy szeregowo-równoległego kontrolera CPLD z mikrokomputerem Raspberry PI i podsystemem PPI

Krzysztof ARNOLD; Sławomir MICHALAK

摘要

In this paper the hardware and software relations in data transfer between Raspberry Pi and peripheral PPI devices, via a CPLD controller are discussed. The necessity of increasing parallel I/O lines in a microprocessor system based on the Raspberry PI, a popular educational microcomputer module, is shown. An example of the system with the Raspberry PI, the SPI/PPI controller and programmable peripheral interface devices 82C55A is presented (Fig. 1). The time requirements for communication between the Raspberry PI central unit (BCM2835), the SPI/PPI controller and PPI devices are discussed and the examples of timing for 82C55A PPI read and write cycles are shown (Figs. 2 and 3). The software (based on C language and libraries) procedure of time T measurement, for sending of two bytes via SPI (SPI of BCM2835 works in standard master mode) and confirming /STR signal is presented (Fig. 4). The value of this time is not constant. It depends on a few components, also on the delays produced by the operating system. The experimental calculations were carried out for the mode value of T determined on 10000 samples (Fig. 5). The value of f_(SCK) (frequency clock for SPI) and for t_(SPI) (SPI time for one byte) as a function of a different SPI divider were analyzed (Figs. 6 and 7). Finally, the coefficient 2·t_(SPI)/T as a function of the SPI divider was determined and presented (Fig. 8). The obtained results showed the communication speed limitation and enabled us to choose the right SPI clock divider as well as to estimate the time of data transfer via the SPI interface implemented in the CPLD controller.%W pracy omówiono właściwości komputerów Raspberry PI. Opisano system z Raspberry PI i rozszerzeniem portów równoległych, korzystający z łącza SPI. Przedyskutowano wymagania czasowe dla komunikacji kontrolera CPLD z komputerem Raspberry i podsystemem PPI. Wyznaczono czasy cykli zapisu i odczytu danych, realizowanych przez Raspberry PI podczas komunikacji z układem CPLD. Przedstawiono wyniki badań, pozwalające na oszacowanie szybkości transferu danych w systemie i wskazanie ograniczeń.

机译：本文讨论了通过CPLD控制器在Raspberry Pi与外围PPI设备之间进行数据传输的硬件和软件关系。显示了在基于流行的教育微计算机模块Raspberry PI的微处理器系统中增加并行I / O线的必要性。给出了带有Raspberry PI，SPI / PPI控制器和可编程外围接口设备82C55A的系统示例（图1）。讨论了树莓派PI中央单元（BCM2835），SPI / PPI控制器和PPI器件之间通信的时间要求，并显示了82C55A PPI读写周期的时序示例（图2和3）。测量时间T的软件（基于C语言和库），用于通过SPI发送两个字节（BCM2835的SPI在标准主模式下工作）并确认/ STR信号（图4）。这段时间的值不是恒定的。它取决于一些组件，还取决于操作系统产生的延迟。对于在10000个样品上确定的T的模态值进行了实验计算（图5）。分析了f_（SCK）（SPI的频率时钟）和t_（SPI）（一个字节的SPI时间）的值，该值是不同SPI分频器的函数（图6和7）。最后，确定并给出了系数2·t_（SPI）/ T作为SPI分频器的函数（图8）。获得的结果表明了通信速度的局限性，使我们能够选择合适的SPI时钟分频器，以及通过CPLD控制器中实现的SPI接口来估计数据传输的时间。％W Opisano系统z Raspberry PI i rozszerzeniemportówrównoległych，korzystającyzłączaSPI。 Przedyskutowano wymagania czasowe dla komunikacji kontrolera CPLD z komputerem Raspberry i podsystemem PPI。 Wyznaczono czasy cykli zapisu i odczytu danych，realizowanych przez Raspberry PI podczas komunikacji zukłademCPLD。 Przedstawiono wynikibadań，pozwalającena oszacowanieszybkościtransferu danych w systemie i wskazanieograniczeń。

Czasowe uwarunkowania współpracy szeregowo-równoległego kontrolera CPLD z mikrokomputerem Raspberry PI i podsystemem PPI

摘要

著录项

相似文献

相关主题

期刊订阅