• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Pomiary Automatyka Kontrola >Cyfrowa filtracja sygnałów z wykorzystaniem układów FPGA
【24h】

Cyfrowa filtracja sygnałów z wykorzystaniem układów FPGA

机译：使用FPGA电路进行数字信号滤波

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

W artykule przedstawiono sposoby realizacji filtrów cyfrowych o skończonej odpowiedzi impulsowej z wykorzystaniem dedykowanych bloków w układzie FPGA. Proponowane rozwiązania dają nowe spojrzenie na tą gałąź systemów przetwarzania sygnałów ze względu na możliwość dokonywania filtracji sygnałów nawet w jednym cyklu zegara, co jest nieosiągalne dla systemów opartych na klasycznych procesorach DSP. Zaprezentowane zostało również kilka przykładów konstrukcji filtrów.%This article shows how to implement the finite impulse response digital filters using dedicated FPGA blocks. This is a new approach to the digital signal processing because single FPGA chips can perform the requested operations much faster than traditional single processor, making them in parallel. The consequence of that fact is the ability to implement the algorithm nearly direct way to the programmable structure, as shown in the Fig. 2 (structure) and Fig. 5 (hardware counterpart). Several filter designs are presented both with full parallel processing and semi-parallel processing. Despite of many advantages in the proposed solution there are also some disadvantages, for example lack of possibility to operate floating-point arithmetic and the difficulty to create high order filters.
机译：本文介绍了在FPGA系统中使用专用模块实现具有有限冲激响应的数字滤波器的方法。由于即使在一个时钟周期内仍可过滤信号，因此所提出的解决方案使信号处理系统的这一分支有了新的面貌，这对于基于经典DSP处理器的系统是无法实现的。还介绍了滤波器设计的几个示例。％本文介绍了如何使用专用FPGA模块实现有限冲激响应数字滤波器。这是一种数字信号处理的新方法，因为单个FPGA芯片可以比传统的单个处理器更快地执行请求的操作，从而使它们并行。这个事实的结果是能够将算法几乎直接实现到可编程结构的能力，如图2（结构）和图5（硬件副本）所示。提出了几种滤波器设计，包括完全并行处理和半并行处理。尽管在所提出的解决方案中有许多优点，但是也存在一些缺点，例如，缺乏操作浮点运算的可能性以及难以创建高阶滤波器。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号