...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Pomiary Automatyka Kontrola >Implementacja w układach FPGA dekompresji danych zgodnie ze standardem Deflate
【24h】

Implementacja w układach FPGA dekompresji danych zgodnie ze standardem Deflate

机译：根据Deflate标准在FPGA中实现数据解压缩

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper describes FPGA implementation of the Deflate standard decoder. Deflate [ 1 ] is a commonly used compression standard employed e.g. in zip and gz files. It is based on dictionary compression (LZ77 / LZSS) [4] and Huffman coding [5]. The proposed Huffman decoded is similar to [9], nevertheless several improvements are proposed. Instead of employing barrel shifter a different translation function is proposed (see Tab. 1). This is a very important modification as the barrel shifter is a part of the time-critical feedback loop (see Fig. 1). Besides, the Deflate standard specifies extra bits, which causes that a single input word might be up to 15＋13＝28 bits wide, but this width is very rare. Consequently, as the input buffer might not feed the decoder width such wide input date, a conditional decoding is proposed, for which the validity of the input data is checked after decoding the input symbol, thus when the actual input symbol bit widths is known. The implementation results (Tab. 2) show that the occupied hardware resources are mostly defined by the number of BRAM modules, which are mostly required by the 32kB dictionary memory. For example, comparable logic (LUT / FF) resources to the Deflate standard decoder are required by the AXI DMA module which transfers data to / from the decoder.%Otwarty standard kompresji danych, Deflate, jest szeroko stosowanym standardem w plikach .gz / .zip i stanowi kombinację kompresji metodą LZ77 / LZSS oraz kodowania Huffmana. Niniejszy artykuł opisuje implementację w układach FPGA dekompresji danych według tego standardu. Niniejszy moduł jest w stanie dokonać dekompresji co najmniej 1B na takt zegara, co przy zegarze 100MHz daje l00MB/s. Aby zwiększyć szybkość, możliwa jest praca wielu równoległych modułów dla różnych strumieni danych wejściowych.
机译：本文介绍了Deflate标准解码器的FPGA实现。 Deflate [1]是常用的压缩标准，例如在zip和gz文件中。它基于字典压缩（LZ77 / LZSS）[4]和霍夫曼编码[5]。提出的霍夫曼解码类似于[9]，但是提出了一些改进。代替使用桶形移位器，建议使用其他转换功能（请参见表1）。这是非常重要的修改，因为桶形移位器是时间关键型反馈回路的一部分（见图1）。此外，Deflate标准还指定了额外的位，这导致单个输入字的宽度可能高达15 ＋ 13 ＝ 28位，但是这种宽度非常少见。因此，由于输入缓冲器可能无法提供如此宽的输入日期的解码器宽度，因此提出了条件解码，对于条件解码，在对输入符号进行解码之后检查输入数据的有效性，从而知道实际的输入符号位宽度。实施结果（表2）表明，占用的硬件资源主要由BRAM模块的数量定义，而BRAM模块的数量主要由32kB字典存储器所需。例如，AXI DMA模块需要与Deflate标准解码器可比的逻辑（LUT / FF）资源，该AXI DMA模块将数据传输到解码器/从解码器传输数据。％Otwarty标准kompresji danych，Deflate，jest szeroko stosowanym standardem plikach .gz /。 zip I stanowikombinacjękompresjimetodąLZ77 / LZSS oraz kodowania Huffmana。详细信息，请访问FPGA FPGA的详细资料。 Niniejszymodułjest w staniedokonaćdekompresji co najmniej 1B na zekt zegara，co przy zegarze 100MHz daje l00MB / s。 Abyzwiększyćszybkość，莫利瓦·杰斯特·普拉卡·维鲁·罗夫诺莱格维奇·莫德拉瓦·德拉·罗尼奇strumieni danychwejściowych。

著录项

  • 来源
    《Pomiary Automatyka Kontrola》 |2013年第8期|739-741|共3页
  • 作者

    Ernest JAMRO; Kazimierz WIATR;

  • 作者单位

    AGH - AKADEMIA GÓRNICZO-HUTNICZA, KATEDRA ELEKTRONIKI, Al. Mickiewicza 30, 30-059 Kraków,ACK CYFRONET AGH , ul. Nawojki 11, 30-950 Kraków;

    AGH - AKADEMIA GÓRNICZO-HUTNICZA, KATEDRA ELEKTRONIKI, Al. Mickiewicza 30, 30-059 Kraków,ACK CYFRONET AGH , ul. Nawojki 11, 30-950 Kraków;

  • 收录信息
  • 原文格式 PDF
  • 正文语种 pol
  • 中图分类
  • 关键词

    kompresja danych; FPGA; kodowanie Huffmana;

    机译：数据压缩FPGA;霍夫曼编码;

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号