...
机译:使用nano-PLA优化Moore的微处理器逻辑电路
UNIWERSYTET ZIELONOGÓRSKI, ul. Licealna 9, 65-417 Zielona Góra;
UNIWERSYTET ZIELONOGÓRSKI, ul. Licealna 9, 65-417 Zielona Góra;
UNIWERSYTET ZIELONOGÓRSKI, ul. Licealna 9, 65-417 Zielona Góra;
mikroprogramowany automat Moore'a; nano-PLA; stany pseudoekwiwalentne; układ logiczny;
机译:对可变输出集进行编码时减少微处理器摩尔机的逻辑电路
机译:使用摩尔机减少CPLD系统中的硬件资源
机译:使用微程序控制系统的FPGA中MD5算法的硬件实现