...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Pomiary Automatyka Kontrola >Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC
【24h】

Implementacja w układzie reprogramowalnym wieloprocesorowego systemu realizującego algorytm RANSAC

机译：在实现RANSAC算法的多处理器系统的可重编程系统中的实现

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The paper describes a multiprocessor system implementing the RANSAC algorithm [3] which enables robust estimation of a fundamental matrix from a set of image keypoint correspondences containing some amount of outliers. The fundamental matrix encodes the relationship between two views of the same scene. The knowledge of the fundamental matrix enables e.g. the reconstruction of the scene structure. The implemented system is based on three MicroBlaze microprocessors [5] (one master, two slaves) and a dedicated hardware coprocessor connected using fast simplex link (FSL) interfaces [6]. The slave microprocessors perform the task of fundamental matrix computation from point correspondences using singular value decomposition - the so called 8-point algorithm [1,2] (hypothesis generation). The master processor, along with the connected coprocessor, is responsible for dataflow handling and hypothesis testing using the Sampson error formula (7). The hypothesize and test framework used in RANSAC allows for largely independent task execution. The design is a development of a system described in [5], The block diagram and dataflow diagram of the proposed solution are given in Figs. 1 and 2, respectively. Tabs. 1 and 2 summarize the use of FPGA resources. With a 100 MHz clock, the designed system is capable of processing the data at the speed which is roughly equivalent to that of the Atom N270 microprocessor clocked at 1,2 GHz. The resulting solution will be targeted at applications for which small size, weight and power consumption are critical. The design is also easily scalable - addition of more slave processors will result in additional increase in the processing speed.%W artykule opisano programową, wieloprocesorową realizację algorytmu RANSAC, który umożliwia odporną estymację modelu matematycznego z danych pomiarowych zawierających znaczący odsetek wartości odstających (ang. outliers). System został zaimplementowany w układzie FPGA w oparciu o konfigurowalne soft procesory MicroBlaze. W pracy przedstawiono opis algorytmu RANSAC, sposób jego podziału w celu przetwarzania równoległego, a także proces konfiguracji systemu wieloprocesorowego. Zaprezentowano również przyrost prędkości przetwarzania w zależności od liczby zastosowanych rdzeni procesorowych, porównano te wyniki do realizacji na komputerze klasy PC i przedstawiono zużycie zasobów układu FPGA.
机译：本文描述了一种实现RANSAC算法[3]的多处理器系统，该系统能够从包含一些离群值的一组图像关键点对应关系中可靠地估计基本矩阵。基本矩阵编码同一场景的两个视图之间的关系。基本矩阵的知识使得例如场景结构的重建。所实现的系统基于三个MicroBlaze微处理器[5]（一个主，两个从）和一个专用的硬件协处理器，这些协处理器使用快速单工链接（FSL）接口[6]连接。从属微处理器使用奇异值分解-所谓的8点算法[1,2]（假设生成）从点对应关系执行基本矩阵计算的任务。主处理器以及连接的协处理器负责使用Sampson错误公式（7）进行数据流处理和假设测试。 RANSAC中使用的假设和测试框架允许很大程度上独立的任务执行。该设计是在[5]中描述的系统的开发，所提出的解决方案的框图和数据流图在图5和6中给出。 1和2。标签。图1和2总结了FPGA资源的使用。设计的系统具有100 MHz时钟，能够以大约与1,2 GHz时钟的Atom N270微处理器相同的速度处理数据。最终的解决方案将针对尺寸，重量和功耗至关重要的应用。该设计也易于扩展-添加更多从处理器将导致处理速度的进一步提高。离群值）。系统zoimplementowanywukładzieFPGA和oparciu o konfigurowalne软过程MicroBlaze。 W pracy przedstawiono opis algorytmu RANSAC，sposóbjegopodziałuw celu przetwarzaniarównoległego，是一家处理票务的航空公司。 Zaprezentowanorównieżprzyrostprędkościprzetwarzania wzależnościod liczby zastosowanych rdzeni procesorowych，porównanote wyniki do Realizacji na komputerze klasy PC i przedstawcieozużó

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号