Ograniczenie mocy dynamicznej w architekturze sprz?towego kodera standardu JPEG2000

著录项

• 来源
  《Pomiary Automatyka Kontrola》 |2010年第7期|P.793-795|共3页
• 作者

  Damian MODRZYK;

  展开▼
• 作者单位

  EVATRONIX SA, DZIA? PROJEKTOWANIA KOMPONENTóW WIRTUALNYCH UL. 1 MAJA 8, 43-300 BIELSKO-BIA?A;

  展开▼
• 收录信息
• 原文格式 PDF
• 正文语种 pol
• 中图分类
• 关键词

  bramkowanie sygna?u zegarowego; pobór mocy; FPGA; ASIC; system-on-chip;

  机译：时钟信号门控;能量消耗;FPGA;ASIC;片上系统;