机译:使用增量设计和不变式的基于组件的验证
UJF Grenoble 1, CNRS, VERIMAG UMR 5104, F-38041 Grenoble, France;
UJF Grenoble 1, CNRS, VERIMAG UMR 5104, F-38041 Grenoble, France;
INRIA, IRISA, F-35042 Rennes, France;
Hanoi Univ Sci & Technol, Dept Software Engn, Hanoi, Vietnam;
UJF Grenoble 1, CNRS, VERIMAG UMR 5104, F-38041 Grenoble, France;
State Key Lab Comp Sci, Beijing 100190, Peoples R China;
Verification method; Invariant; Component-based systems; Incremental design; Verification tools; Deadlock-freedom; BIP;
机译:基于组件的定时系统的增量验证
机译:基于组件的模型驱动设计中的细化和验证
机译:基于组件的模型驱动设计中的细化和验证
机译:基于组件的增量式构造和使用不变量的验证
机译:使用抽象和增量构造的离散事件系统的模块化验证和监督控制器设计。
机译:基于组件的管理系统构建的增量组合过程
机译:使用增量设计和不变式的基于组件的验证