A 16-b 320-kHz CMOS A/D converter using two-stage third-order Sigma Delta noise shaping

Yin G.; Stubbe F.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 16-b 320-kHz CMOS A/D converter using two-stage third-order Sigma Delta noise shaping

【24h】

A 16-b 320-kHz CMOS A/D converter using two-stage third-order Sigma Delta noise shaping

机译：使用两级三阶Sigma Delta噪声整形的16b 320 kHz CMOS A / D转换器

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

The design and measured performance of a two-stage third-order Sigma Delta (sigma-delta) analog-to-digital (A/D) converter is described. The A/D converter achieves a 96-dB dynamic range and a maximum signal-to-noise-plus-distortion ratio (S/(N+D)) r.m.s./r.m.s. of 93 dB with 320-kHz output rate and an oversampling ratio of 64. An analysis of the integrator gain error is presented. The modulator is realized in a 1.2- mu m double-metal single-poly CMOS process with an active area of 1.6 mm/sup 2/. This modulator operates from a 5-V power supply and a single reference voltage.

机译：描述了两级三阶Sigma Delta（sigma-delta）模数（A / D）转换器的设计和测量性能。 A / D转换器可实现96dB的动态范围和最大信号噪声加失真比（S /（N + D））r.m.s./r.m.s。 93 dB，320 kHz的输出速率和64的过采样率。给出了积分器增益误差的分析。该调制器采用1.2微米的双金属单多晶硅CMOS工艺实现，有效面积为1.6 mm / sup 2 /。该调制器采用5V电源和单个参考电压工作。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1993年第6期|P.640-647|共8页
作者
Yin G.; Stubbe F.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
专利

1. A 16-b 160-kHz CMOS A/D converter using sigma-delta modulation [J] . Rebeschini M., van Bavel N.R. IEEE Journal of Solid-State Circuits . 1990,第2期

机译：使用Σ-Δ调制的16位160kHz CMOS A / D转换器
2. 1-1-1 MASH $Delta Sigma$ Time-to-Digital Converters With 6 ps Resolution and Third-Order Noise-Shaping [J] . Cao Y., De Cock W., Steyaert M., Solid-State Circuits, IEEE Journal of . 2012,第9期

机译：1-1-1具有6 ps分辨率和三阶噪声整形的MASH $ Delta Sigma $时间数字转换器
3. A Low-Noise Wide-BW 3.6-GHz Digital $DeltaSigma$ Fractional-N Frequency Synthesizer With a Noise-Shaping Time-to-Digital Converter and Quantization Noise Cancellation [J] . Hsu C.-H., Straayer M. Z., Perrott M. H. IEEE Journal of Solid-State Circuits . 2008,第12期

机译：具有降噪时间数字转换器和量化噪声消除功能的低噪声宽带宽3.6GHz数字$ DeltaSigma $小数N频率合成器
4. A 71. 4dB SNDR 30MHz BW Continuous-Time Delta-sigma Modulator Using a Time-Interleaved Noise-Shaping Quantizer in 12-nm CMOS [C] . Chan-Hsiang Weng, Tzu-An Wei, Hung-Yi Hsieh, Symposium on VLSI Circuits . 2019

机译：一个71. 4dB SNDR 30MHz BW连续时间Delta-sigma调制器，在12nm CMOS中使用时间交错的噪声整形量化器
5. Design of a wideband low-power continuous-time sigma-delta (SigmaDelta) analog-to-digital converter (ADC) in 90nm CMOS technology. [D] . Chen, Fang. 2009

机译：采用90nm CMOS技术的宽带低功耗连续时间sigma-delta（SigmaDelta）模数转换器（ADC）的设计。
6. Low Power CMOS-Based Hall Sensor with Simple Structure Using Double-Sampling Delta-Sigma ADC [O] . Ju Yong Lee, Younggyun Oh, Sein Oh, 2020

机译：低功耗CMOS的霍尔传感器结构简单使用双取样Delta-Sigma ADC
7. 1-1-1 MASH delta-sigma time-to-digital converters with 6 ps resolution and third-order noise-shaping [O] . Cao Ying, De Cock Wouter, Steyaert Michiel, 2012

机译：1-1-1具有6 ps分辨率和三阶噪声整形的MASH德尔塔-西格玛时间数字转换器

A 16-b 320-kHz CMOS A/D converter using two-stage third-order Sigma Delta noise shaping

摘要

著录项

相似文献

相关主题

期刊订阅