...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >VIPER: a VLIW integer microprocessor
【24h】

VIPER: a VLIW integer microprocessor

机译：VIPER：VLIW整数微处理器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This paper describes the design and implementation of a very long instruction word (VLTW) microprocessor. The VLIW integer processor (VIPER) contains four pipelined functional units and can achieve 0.25-cycle-per-instruction performance. The processor is capable of performing multiway branch operations, two load/store operations, or up to four ALU operations in each clock cycle, with full register file access to each functional unit. Designed in twelve months, the processor is integrated with an instruction cache controller and a data cache, requiring 450,000 transistors and a die size of 12.9 mm*9.1 mm in a 1.2- mu m technology.
机译：本文介绍了超长指令字（VLTW）微处理器的设计和实现。 VLIW整数处理器（VIPER）包含四个流水线功能单元，并且可以实现每指令0.25个周期的性能。该处理器能够在每个时钟周期中执行多路分支操作，两个加载/存储操作或最多四个ALU操作，并具有对每个功能单元的完整寄存器文件访问权限。该处理器设计了十二个月，集成了指令高速缓存控制器和数据高速缓存，在1.2微米技术中，需要45万个晶体管和12.9 mm * 9.1 mm的管芯尺寸。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号