A 10-b, 75-MHz two-stage pipelined bipolar A/D converter

Colleran W.T.; Abidi A.A.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 10-b, 75-MHz two-stage pipelined bipolar A/D converter

【24h】

A 10-b, 75-MHz two-stage pipelined bipolar A/D converter

机译：一个10b，75MHz两级流水线双极性A / D转换器

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A 4-b flash first quantizer is cascaded with an efficient 7-b second quantizer to attain 10-b resolution after error correction. As the second quantizer itself embodies analog subranging through folding and interpolation, its complexity is comparable with that of the first quantizer. An input track and hold preceding the first quantizer acquires dynamic signals with low distortion, and a second track and hold delays the analog residue signal to pipeline the operation of the two quantizers. This collection of components, accompanied by all necessary digital circuits for encoding and error correction is fabricated on an all-NPN 4-GHz f/sub T/ bipolar IC measuring 4*4 mm, which dissipates 800 mW from +or-5-V supplies. At a 75-MEPi conversion rate, the untrimmed ADC exhibits 59 db S/(N+D) with a 6-MHz full-scale input, which diminishes by only 3 dB when the input frequency rises to 50 MHz.

机译：将4-b闪存第一量化器与有效的7-b第二量化器级联，以在纠错后获得10-b分辨率。由于第二量化器本身通过折叠和内插体现模拟子范围，因此其复杂性可与第一量化器相媲美。在第一量化器之前的输入采样保持电路获取失真度低的动态信号，而第二采样保持器则延迟模拟残差信号以流水线化两个量化器的操作。这些组件的集合，以及所有用于编码和纠错的必要数字电路，是在尺寸为4 * 4 mm的全NPN 4 GHz f / sub T /双极IC上制造的，其+或-5-V功耗为800 mW。耗材。在75-MEPi的转换速率下，未修剪的ADC的59 db S /（N + D）具有6MHz的满量程输入，当输入频率升至50MHz时，其仅减小3dB。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1993年第12期|P.1187-1199|共13页
作者
Colleran W.T.; Abidi A.A.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. A 300-MS/s, 1.76-ps-Resolution, 10-b Asynchronous Pipelined Time-to-Digital Converter With on-Chip Digital Background Calibration in 0.13-µm CMOS [J] . Jun-Seok Kim, Young-Hun Seo, Yunjae Suh, IEEE Journal of Solid-State Circuits . 2013,第2期

机译：一个300-MS / s，1.76ps分辨率，10b异步流水线式时间数字转换器，并在0.13µm CMOS上进行片内数字背景校准
2. A 1.5 V 10-b 30-MS/s CMOS pipelined analog-to-digital converter [J] . Chi-Chang Lu Analog Integrated Circuits and Signal Processing . 2011,第3期

机译：1.5 V 10-b 30-MS / s CMOS流水线模数转换器
3. A 1.5 V 10-b 30-MS/s CMOS pipelined analog-to-digital converter [J] . Chi-Chang Lu Analog Integrated Circuits and Signal Processing . 2011,第3期

机译：1.5 V 10-b 30-MS / s CMOS流水线模数转换器
4. A 10-b Low-Voltage CMOS Pipelined Analog-to-Digital Converter [C] . JIA Hu, JIANG Guofu International Conference on Communications, Circuits and Systems Proceedings . 2008

机译：一个10b低压CMOS流水线模数转换器
5. High-performance insulated gate bipolar transistors for soft-switching power converters. [D] . Trivedi, Malay. 2001

机译：用于软开关功率转换器的高性能绝缘栅双极晶体管。
6. Maximum Power Point Tracking for Cascaded PV-Converter Modules Using Two-Stage Particle Swarm Optimization [O] . Mingxuan Mao, Qichang Duan, Li Zhang, -1

机译：使用两阶段粒子群优化的级联光伏转换器模块的最大功率点跟踪
7. A 2.5-V 10-b 120-MSample/s CMOS Pipelined ADC Based on Merged-Capacitor Switching [O] . Sang-min Yoo, Jong-bum Park, Seung-hoon Lee, 2008

机译：基于合并电容器开关的2.5V 10b 120bSample / s CMOS流水线ADC

A 10-b, 75-MHz two-stage pipelined bipolar A/D converter

摘要

著录项

相似文献

相关主题

期刊订阅