Neuro chips with on-chip back-propagation and/or Hebbian learning

Shima T.; Kimura T.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >Neuro chips with on-chip back-propagation and/or Hebbian learning

【24h】

Neuro chips with on-chip back-propagation and/or Hebbian learning

机译：具有芯片反向传播和/或Hebbian学习功能的神经芯片

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A layered neural net realized with two chips is described. One chip implements 24*24 synapses, a local weight control mechanism, and quantized +or-1 LSB, both momentum and weight update schemes. The other contains 24 neurons, implementing not only backward propagation (BP) but Hebbian learning, with 200-pF drive capability. Some experimental chip characteristics verifying the implemented techniques are given.

机译：描述了用两个芯片实现的分层神经网络。一个芯片可实现24 * 24突触，局部权重控制机制和量化的+或-1 LSB，包括动量和权重更新方案。另一个包含24个神经元，不仅实现了向后传播（BP），而且还实现了Hebbian学习，具有200 pF的驱动能力。给出了一些验证所实现技术的实验芯片特性。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1992年第12期|P.1868-1876|共9页
作者
Shima T.; Kimura T.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. Enabling Non-Hebbian Learning in Recurrent Spiking Neural Processors With Hardware-Friendly On-Chip Intrinsic Plasticity [J] . Liu Yu, Zhang Wenrui, Li Peng Emerging and Selected Topics in Circuits and Systems, IEEE Journal on . 2019,第3期

机译：通过硬件友好的片上本征可塑性在循环峰值神经处理器中启用非希伯来语学习
2. Synapse cell optimization and back-propagation algorithm implementation in a domain wall synapse based crossbar neural network for scalable on-chip learning [J] . Kaushik Divya, Sharda Janak, Bhowmik Debanjan Nanotechnology . 2020,第36期

机译：Synapse小区优化和背传播算法在域墙突触的基础横杆神经网络中实现可扩展的片上学习
3. Analogue neuro-chip with on-chip learning capability for adaptive nonlinear equalisers [J] . Jung-Wook Cho, Soo-Young Lee Electronics Letters . 1997,第22期

机译：具有自适应非线性均衡器的片上学习能力的模拟神经芯片
4. Neuro chips with on-chip backprop and/or Hebbian learning [C] . Shima, T., Kimura, . 1992

机译：具有片上反向支持和/或Hebbian学习功能的神经芯片
5. Optimized Embedded Architectures and Techniques for Machine Learning Algorithms for On-Chip AI Acceleration [D] . Ramadurgam, Srikanth. 2021

机译：用于片上AI加速的机器学习算法优化的嵌入式架构和技术
6. Efficient k-Winner-Take-All Competitive Learning Hardware Architecture for On-Chip Learning [O] . Chien-Min Ou, Hui-Ya Li, Wen-Jyi Hwang 2012

机译：片上学习的高效k-胜者为王-所有竞争性学习硬件架构
7. Circuits for On-Chip Learning in Neuro-Fuzzy Controllers [O] . O Vidal-verdú, Rafael Navas 2014

机译：神经模糊控制器中的片上学习电路

Neuro chips with on-chip back-propagation and/or Hebbian learning

摘要

著录项

相似文献

相关主题

期刊订阅