...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >Architecture and design of a 500-MHz gallium-arsenide processing element for a parallel supercomputer
【24h】

Architecture and design of a 500-MHz gallium-arsenide processing element for a parallel supercomputer

机译：并行超级计算机的500 MHz砷化镓处理元件的体系结构和设计

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The design of the processing element of GASP, a GaAs supercomputer with a 500-MHz instruction issue rate and 1-GHz subsystem clocks, is presented. The novel, functionally modular, block data flow architecture of GASP is described. The architecture and design of a GASP processing element is then presented. The processing element (PE) is implemented in a hybrid semiconductor module with 152 custom GaAs ICs of eight different types. The effects of the implementation technology on both the system-level architecture and the PE design are discussed. SPICE simulations indicate that parts of the PE are capable of being clocked at 1 GHz, while the rest of the PE uses a 500-MHz clock. The architecture utilizes data flow techniques at a program block level, which allows efficient execution of parallel programs while maintaining reasonably good performance on sequential programs. A simulation study of the architecture indicates that an instruction execution rate of over 30,000 MIPS can be attained with 65 PEs.
机译：介绍了具有500MHz指令发出速率和1GHz子系统时钟的GaAs超级计算机GASP的处理元件的设计。描述了GASP​​的新颖，功能模块化的块数据流体系结构。然后介绍了GASP​​处理元素的体系结构和设计。处理元件（PE）在具有152种八种不同类型的定制GaAs IC的混合半导体模块中实现。讨论了实施技术对系统级体系结构和PE设计的影响。 SPICE仿真表明，PE的一部分能够以1 GHz的时钟频率运行，而PE的其余部分使用500 MHz时钟。该体系结构在程序块级别利用数据流技术，该技术允许有效执行并行程序，同时在顺序程序上保持合理的良好性能。对体系结构的仿真研究表明，使用65个PE可以达到30,000 MIPS的指令执行率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号