...
机译:具有扩展范围多模分频器的2.0–5.5 GHz宽带基于环的数字小数N PLL
Coordinated Science Laboratory, University of Illinois at Urbana-Champaign, Urbana, IL, USA;
ADPLL; DAC; DTC; LMS; TDC; digital PLL; digitally controlled oscillator (DCO); dual-path; fractional-N; frequency synthesizer; jitter; multi-modulus divider (MMD); phase-locked loops (PLLs); ring oscillator; wide bandwidth;
机译:具有相位插值分频器和数字杂散消除功能的宽带3.6 GHz数字ΔΣ小数N分频PLL
机译:使用基于时间放大器的TDC的3.7mW低噪声宽带4.5GHz数字N分频PLL
机译:杂散音抑制技术应用于宽带2.4 GHz小数N分频PLL
机译:45nm SOI中的一个宽调调范围(1 GHz-to-15 GHz)Fractional-n All-Digital PLL
机译:具有占空比可调和6-12 GHz宽带LC VCO的即时切换Delta-Sigma分数N频率合成器。
机译:具有2.4Ghz时钟速率的100Mhz带宽80dB动态范围连续时间Δ-Σ调制器
机译:具有子栅极延迟TDC,相位插值分频器和数字失配消除功能的3MHz-BW 3.6GHz数字小数N分频PLL