A Fractional-N Divider-Less Phase-Locked Loop With a Subsampling Phase Detector

著录项

• 来源
  《Solid-State Circuits, IEEE Journal of》 |2014年第12期|2964-2975|共12页
• 作者

  Chang W.-S.; Huang P.-C.; Lee T.-C.;

  展开▼
• 作者单位

  Department of Electrical Engineering and Graduate Institute of Electronics Engineering, National Taiwan University, Taipei, Taiwan;

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类
• 关键词

  Delays; Modulation; Noise; Phase locked loops; Quantization (signal); Synthesizers; Voltage-controlled oscillators; Digital pulse-width modulator (DPWM); SSPLL; divider-less; fractional-N synthesizer; noise folding; phase-locked loop (PLL);

  机译：延迟;调制;噪声;锁相环;量化（信号）;合成器;压控振荡器;数字脉宽调制器（DPWM）;SSPLL;无分频器;分数N合成器;噪声折叠;锁相环（ PLL）;