...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 75-μW, 16-Channel Neural Spike-Sorting Processor With Unsupervised Clustering
【24h】

A 75-μW, 16-Channel Neural Spike-Sorting Processor With Unsupervised Clustering

机译：具有无监督群集功能的75μW，16通道神经峰值排序处理器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Energy-efficient spike-sorting DSPs are necessary to allow for the real-time processing of multi-channel, wireless, implantable neural recordings. Online, unsupervised clustering forms an integral part of on-chip spike sorting. However, previous spike-sorting DSPs did not include unsupervised clustering due to the large memory required for its implementation. We demonstrate the first multi-channel spike-sorting DSP chip that includes online, unsupervised clustering. On-chip clustering has been made possible by using a two-stage implementation of an online clustering algorithm, a noise-tolerant distance metric, and selectively clocked high-V$_{rm T}$ register banks. The 16-channel spike-sorting chip, implemented in a 65-nm CMOS process, has a power dissipation of 75 µW at a supply voltage of 270 mV. The implementation of on-chip clustering provides a 240x reduction in the output data rate, which is 3x higher than the data-rate reduction obtained from previous spike-sorting DSP chips.
机译：<？Pub Dtl？>高效的峰值分类DSP是必需的，以便实时处理多通道，无线，可植入的神经记录。在线无监督群集是片上尖峰分类的组成部分。但是，由于其实现所需的大内存，以前的尖峰排序DSP不包括无监督的群集。我们演示了首个包含在线无监督群集的多通道尖峰排序DSP芯片。通过使用在线聚类算法的两阶段实现，耐噪声距离度量和选择性时钟控制的高V，使得片上聚类成为可能。 $ _ {rm T} $ 注册银行。采用65纳米CMOS工艺实现的16通道尖峰分类芯片，在270 mV的电源电压下具有75 µW的功耗。片上群集的实现可将输出数据速率降低240倍，这比从以前的尖峰排序DSP芯片获得的数据速率降低3倍高。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号