...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >Heterodyne Phase Locking: A Technique for High-Speed Frequency Division
【24h】

Heterodyne Phase Locking: A Technique for High-Speed Frequency Division

机译：外差锁相：一种高速频分技术

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A phase-locked loop incorporating a cascade of mixers can provide integer or fractional divide ratios at high frequencies. The circuit topology and its variants are presented, and their advantages over static, dynamic, and injection-locked dividers are described. The effect of nonidealities such as the spurious response and noise of the mixers is also analyzed. A divide-by-two prototype realized in 0.13-$mu$ m CMOS technology operates from 64 GHz to 70 GHz while consuming 6 mW from a 1.2-V supply.
机译：结合了一系列混频器的锁相环可以在高频下提供整数或分数分频比。介绍了电路拓扑及其变体，并说明了它们相对于静态，动态和注入锁定分压器的优势。还分析了非理想因素的影响，例如混频器的寄生响应和噪声。采用0.13μmCMOS技术实现的二分之一原型工作在64 GHz至70 GHz的频率，而1.2V电源消耗的功率为6 mW。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号