A 39-to-45-Gbit/s multi-data-rate clock and data recovery circuit with a robust lock detector

Nosaka H.; Sano E.; Ishii K.; Ida M.; Kurishima K.; Yamahata S.; Shibata T.; Fukuyama H.; Yoneyama M.; Enoki T.; Muraguchi M.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 39-to-45-Gbit/s multi-data-rate clock and data recovery circuit with a robust lock detector

【24h】

A 39-to-45-Gbit/s multi-data-rate clock and data recovery circuit with a robust lock detector

机译：具有健壮的锁定检测器的39至45Gbit / s多数据速率时钟和数据恢复电路

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

We describe a 40-Gbit/s-class clock and data recovery (CDR) circuit with an extremely wide pull-in range. A Darlington-type voltage-controlled oscillator (VCO) is newly designed to cover the STM-256/OC-768 full-rate-clock frequencies with a wide frequency margin. We also describe a new lock detector using an exclusive-NOR gate. The CDR IC was fabricated using InP/InGaAs HBTs. Error-free operation and wide eye opening were confirmed for 40-, 43-, and 45-Gbit/s PRBS with a word length of 231 - 1. We attached a frequency search and phase control (FSPC) circuit to the chip as a new frequency acquisition aid, and this allows the CDR circuit to pull in throughout a 39-45-Gbit/s range. The peak-to-peak and rms jitter of the recovered clock were 3.6 and 0.48 ps, respectively.

机译：我们将介绍一个具有极宽输入范围的40 Gbit / s级时钟和数据恢复（CDR）电路。达林顿型压控振荡器（VCO）的最新设计可覆盖STM-256 / OC-768全速率时钟频率，并具有很大的频率裕量。我们还将介绍一种使用异或非门的新型锁定检测器。 CDR IC是使用InP / InGaAs HBT制造的。对于40G，43G和45Gbit / s的PRBS，字长为231-1。证实了其无差错操作和睁大眼睛的特性。我们将频率搜索和相位控制（FSPC）电路连接到芯片，作为新的频率采集辅助，这使CDR电路可在39-45Gbit / s的范围内接入。恢复时钟的峰峰值抖动和均方根抖动分别为3.6和0.48 ps。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2004年第8期|p.1361-1365|共5页
作者
Nosaka H.; Sano E.; Ishii K.; Ida M.; Kurishima K.; Yamahata S.; Shibata T.; Fukuyama H.; Yoneyama M.; Enoki T.; Muraguchi M.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
III-V semiconductors; bipolar logic circuits; clocks; digital phase locked loops; gallium arsenide; indium compounds; integrated circuit design; phase locked loops; synchronisation; timing circuits; timing jitter; voltage-controlled oscillators; 39 to 45 Gbit/s; CDR;

机译：III-V半导体;双极逻辑电路;时钟;数字锁相环;砷化镓;铟化合物;集成电路设计;锁相环;同步;定时电路;定时抖动;压控振荡器;39至45 Gbit / s;话单;

相似文献

外文文献
中文文献
专利

1. A 39-to-45-Gbit/s Multi-Data-Rate Clock and Data Recovery Circuit with a New Lock Detector [J] . Hideyuki NOSAKA, Eiichi SANO, Kiyoshi ISHII, 電子情報通信学会技術研究報告. 集積回路. Integrated Circuits and Devices . 2003,第262期

机译：具有新锁检测器的39至45Gbit / s多数据速率时钟和数据恢复电路
2. A 39-to-45-Gbit/s Multi-Data-Rate Clock and Data Recovery Circuit with a New Lock Detector [J] . Hideyuki NOSAKA, Eiichi SANO, Kiyoshi ISHII, 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2003,第260期

机译：具有新锁检测器的39至45Gbit / s多数据速率时钟和数据恢复电路
3. A 39-to-45-Gbit/s Multi-Data-Rate Clock and Data Recovery Circuit with a New Lock Detector [J] . Hideyuki NOSAKA, Eiichi SANO, Kiyoshi ISHII, 電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials . 2003,第260期

机译：具有新锁定检测器的39至45-Gbit / s多数据速率钟和数据恢复电路
4. A 39-to-45-Gbit/s multi-data-rate clock and data recovery circuit with a robust lock detector [C] . Nosaka, H., Sano, . 2003

机译：具有强大锁定检测器的39至45 Gbit / s的多数据速率时钟和数据恢复电路
5. Analysis and design of robust multi-Gb/s clock and data recovery circuits [D] . Rennie, David J. 2007

机译：鲁棒的多Gb / s时钟和数据恢复电路的分析和设计
6. Rigorously modeling self-stabilizing fault-tolerant circuits: An ultra-robust clocking scheme for systems-on-chip [O] . Danny Dolev, Matthias Függer, Markus Posch, -1

机译：严格建模自稳定的容错电路：片上系统的超鲁棒时钟方案
7. Analyse und Entwurf von Hochbitratigen Clock-and-Data-Recovery Schaltungen in CMOS-Technologie [Analysis and design of high-bitrate Clock-and-Data-Recovery circuits in CMOS technology] [O] . Bremer, J.-K., Zemko, C., Schmackers, J., 2007

机译：CMOS技术中的时钟和数据恢复Schaltungen分析和封装[CMOS技术中的高比特率时钟和数据恢复电路的分析和设计]

A 39-to-45-Gbit/s multi-data-rate clock and data recovery circuit with a robust lock detector

摘要

著录项

相似文献

相关主题

期刊订阅