...
机译:使用分布式寄生电容的谐振时钟
capacitance; clocks; integrated circuit design; logic circuits; 0.13 micron; 106 to 146 MHz; 2.09 mW; buffer-driven clock; clock energy; clock generator; clocked logic; distributed parasitic capacitance; energy-recovery circuit; harmonic resonance; local clock network;
机译:用于可靠的VLSI片上时钟延迟评估的多级寄生互连电容建模和提取
机译:用于可靠的VLSI片上时钟延迟评估的多级寄生互连电容建模和提取
机译:使用有效寄生电容的自持推挽谐振转换器的频率控制
机译:使用分布式寄生电容的谐振时钟
机译:使用低噪声分流电容-电压测量从亚100nm MOSFET去除寄生电容的新方法。
机译:异构分布系统中3D电容层析成像中加速图像重建的多GPU多节点算法
机译:LC谐振时钟资源最小化使用补偿电容