A dual 10-b 200-MSPS pipelined D/A converter with DLL-based clock synthesizer

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2004年第11期|p.1829-1838|共10页
• 作者

  Manganaro G.; Sung-Ung Kwak; Bugeja A.R.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  BiCMOS analogue integrated circuits; data conversion; delay lock loops; digital-analogue conversion; frequency synthesizers; integrated circuit design; 0.5 micron; 10 bit; 3-phase clock; 34 MHz; 693 mW; BiCMOS analog integrated circuits; BiCMOS technology; DLL-based;

  机译：BiCMOS模拟集成电路;数据转换;延迟锁定环;数字模拟转换;频率合成器;集成电路设计;0.5微米;10位;三相时钟;34 MHz;693 mW;BiCMOS模拟集成电路;BiCMOS技术;DLL基于;