...
首页> 外文期刊>IEEE Journal of Solid-State Circuits >40-Gb/s amplifier and ESD protection circuit in 0.18-Μm CMOS technology
【24h】

40-Gb/s amplifier and ESD protection circuit in 0.18-Μm CMOS technology

机译:采用0.18μmCMOS技术的40 Gb / s放大器和ESD保护电路

获取原文
获取原文并翻译 | 示例
           

摘要

A triple-resonance LC network increases the bandwidth of cascaded differential pairs by a factor of 2√3, yielding a 40-Gb/s CMOS amplifier with a gain of 15 dB and a power dissipation of 190 mW from a 2.2-V supply. An ESD protection circuit employs negative capacitance along with T-coils and pn junctions to operate at 40 Gb/s while tolerating 700-800 V.
机译:三谐振LC网络将级联差分对的带宽增加了2√3倍,从而产生了一个40 Gb / s CMOS放大器,其增益为15 dB,2.2 V电源的功耗为190 mW。 ESD保护电路采用负电容以及T线圈和pn结,以40 Gb / s的速度运行,同时可承受700-800 V的电压。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号