Analog timing recovery for a noise-predictive decision-feedback equalizer

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2003年第2期|p.338-342|共5页
• 作者

  Keane J.P.; Le M.Q.; Hurst P.J.;

  展开▼
• 作者单位

  Dept. of Electr. & Comput. Eng., Univ. of California, Davis, CA, USA;

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 无线电电子学、电信技术;
• 关键词

  CMOS integrated circuits; synchronisation; decision feedback equalisers; mixed analogue-digital integrated circuits; integrated circuit noise; digital magnetic recording; analog timing recovery; timing recovery architecture; CMOS implementation; nois;

  机译：CMOS集成电路;同步;决策反馈均衡器;混合模数集成电路;集成电路噪声;数字磁记录;模拟定时恢复;定时恢复架构;CMOS实现;噪音;