An AI-calibrated IF filter: a yield enhancement method with area and power dissipation reductions

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2003年第3期|p.495-502|共8页
• 作者

  Murakawa M.; Adachi T.; Niino Y.; Kasai Y.; Takahashi E.; Takasuka K.; Higuchi T.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS analogue integrated circuits; active filters; calibration; cascade networks; circuit optimisation; genetic algorithms; integrated circuit testing; integrated circuit yield; large scale integration; low-power electronics; 440 to 470 kHz; AI-calibrated IF filter;

  机译：CMOS模拟集成电路;有源滤波器;校准;级联网络;电路优化;遗传算法;集成电路测试;集成电路成品率;大规模集成;低功耗电子设备;440至470 kHz;AI校准的IF滤波器;