A low-power precomputation-based fully parallel content-addressable memory

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2003年第4期|p.654-662|共9页
• 作者

  Chi-Sheng Lin; Jui-Chuan Chang; Bin-Da Liu;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS memory circuits; VLSI; content-addressable storage; low-power electronics; parallel memories; 0.35 micron; 1.5 V; 100 MHz; 3.3 V; 30 MHz; 33 mW; CMOS process; VLSI architecture; fully parallel precomputation-based content addressable memory; low-power low-voltage;

  机译：CMOS存储电路;VLSI;内容可寻址存储;低功耗电子设备;并行存储器;0.35微米;1.5V;100 MHz;3.3 V;30 MHz;33 mW;CMOS工艺;VLSI架构;完全并行的基于预计算的内容可寻址内存;低功耗低压;