100+ GHz static divide-by-2 circuit in InP-DHBT technology

Mokhtari M.; Fields C.; Rajavel R.D.; Sokolich M.; Jensen J.F.; Stanchina W.E.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >100+ GHz static divide-by-2 circuit in InP-DHBT technology

【24h】

100+ GHz static divide-by-2 circuit in InP-DHBT technology

机译：InP-DHBT技术中的100+ GHz静态2分频电路

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

Static dividers in 135-GHz InP-DHBT technology have been designed, fabricated, and measured. Circuits are operational from dc to 100 GHz. Due to limitations in available measurement equipment, adequate investigation of the circuit operation beyond 100 GHz is not possible at this time, however, to the authors' knowledge, this is already the highest toggling frequency reported in any static circuit in any technology. The circuit has a total area of 675×900 Μm2, with the core of the flip-flop occupying about 240×170 Μm2.

机译：已设计，制造和测量了135 GHz InP-DHBT技术中的静态分频器。电路可在直流至100 GHz的范围内工作。由于可用测量设备的限制，目前无法对100 GHz以上的电路进行充分的研究，但是，据作者所知，这已经是任何技术中任何静态电路中报告的最高触发频率。该电路的总面积为675×900 Mm2，触发器的核心约为240×170 Mm2。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2003年第9期|p.1540-1544|共5页
作者
Mokhtari M.; Fields C.; Rajavel R.D.; Sokolich M.; Jensen J.F.; Stanchina W.E.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
III-V semiconductors; bipolar logic circuits; flip-flops; frequency dividers; heterojunction bipolar transistors; high-speed integrated circuits; indium compounds; 0 to 100 GHz; InP; InP DHBT technology; flip-flop; high-speed IC; static divide-by-two circuit; togglin;

机译：III-V型半导体;双极逻辑电路;触发器;分频器;异质结双极晶体管;高速集成电路;铟化合物;0至100 GHz;InP;InP DHBT技术;触发器;高速IC;静态二分频电路;

相似文献

外文文献
中文文献
专利

1. A 20 Gb/s 1:4 DEMUX Without Inductors and Low-Power Divide-by-2 Circuit in 0.13 $mu{hbox {m}}$ CMOS Technology [J] . Byung-Guk Kim, Lee-Sup Kim, Sangjin Byun, IEEE Journal of Solid-State Circuits . 2008,第2期

机译：采用0.13 $ mu {hbox {m}} $ CMOS技术的无电感器和低功耗2分频电路的20 Gb / s 1：4 DEMUX
2. Static frequency dividers for high operating speed (25 GHz, 170 mW) and low power consumption (16 GHz, 8 mW) in selective epitaxial Si bipolar technology [J] . Felder A., Stengl R. Electronics Letters . 1993,第12期

机译：静态分频器，用于选择性外延Si双极技术中的高工作速度（25 GHz，170 mW）和低功耗（16 GHz，8 mW）
3. A 243-GHz F{sub}t and 208-GHz F{sub}(max), 90-nm SOI CMOS SoC Technology With Low-Power mm Wave Digital and RF Circuit Capability [J] . Jean-Olivier Plouchart, Noah Zamdmer, Jonghae Kim, IEEE Transactions on Electron Devices . 2005,第7期

机译：具有低功耗毫米波数字和RF电路功能的243 GHz F {sub} t和208 GHz F {sub}（max），90 nm SOI CMOS SoC技术
4. 100+ GHz static divide-by-2 circuit in InP-DHBT technology [C] . Mokhtari M., Fields C., Rajavel R.D. Gallium Arsenide Integrated Circuit (GaAs IC) Symposium, 2002. 24th Annual Technical Digest . 2002

机译：InP-DHBT技术中的100+ GHz静态2分频电路
5. Ka-Band and W-Band Millimeter-Wave Wideband Linear Power Amplifier Integrated Circuits at 30 GHz and 90 GHz with Greater Than 100 mW OutputPowers in Commercially-Available 0.12 Micron Silicon Germanium HBT Technology [D] . Chang, Michael S. 2017

机译：采用商用0.12微米硅锗HBT技术的30 GHz和90 GHz的Ka波段和W波段毫米波宽带线性功率放大器集成电路，输出功率超过100 mW
6. Electrical Coupling and Simulation of Monolithic 3D Logic Circuits and Static Random Access Memory [O] . Tae Jun Ahn, Bum Ho Choi, Sung Kyu Lim, 2019

机译：整体式3D逻辑电路和静态随机存取存储器的电耦合和仿真
7. An investigation of the impact of technology scaling on power wasted as short-circuit current in low voltage static CMOS circuits [O] . Amitava Chatterjee, Mahalingam Nandakumar, Ih-chin Chen 1996

机译：研究技术扩展对低压静态CMOS电路中作为短路电流浪费的功率的影响
8. Novel Manufacturing Technologies for GHZ/THz Integrated Circuits on Synthetic Diamond Substrates. [R] . Zorenko, O. 2010

机译：用于人造金刚石基板的GHZ / THz集成电路的新型制造技术。

100+ GHz static divide-by-2 circuit in InP-DHBT technology

摘要

著录项

相似文献

相关主题

期刊订阅