Low-power high-performance arithmetic circuits and architectures

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2002年第1期|p.90-94|共5页
• 作者

  Fahim A.M.; Elmasry M.I.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS logic circuits; adders; carry logic; circuit simulation; integrated circuit design; integrated circuit testing; logic design; logic simulation; logic testing; low-power electronics; multiplying circuits; 0.35 micron; 3.3 V; 8 bit; CMOS technology; CPCL; SC2/s;

  机译：CMOS逻辑电路;加法器;进位逻辑;电路仿真;集成电路设计;集成电路测试;逻辑设计;逻辑仿真;逻辑测试;低功耗电子产品;乘法电路;0.35微米;3.3 V;8位;CMOS技术;CPCL;SC2 / s;