A 64-MHz clock-rate ΣΔ ADC with 88-dB SNDR and -105-dB IM3 distortion at a 1.5-MHz signal frequency

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2002年第12期|p.1653-1661|共9页
• 作者

  Gupta S.K.; Fong V.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  CMOS integrated circuits; analogue-digital conversion; cascade networks; integrated circuit noise; intermodulation distortion; quantisation (signal); sigma-delta modulation; switched capacitor networks; thermal noise; 0.18 micron; 0.35 micron; 1.1 MHz; 1.5 MHz; 230 m;

  机译：CMOS集成电路;模拟数字转换;级联网络;集成电路噪声;互调失真;量化（信号）;sigma-delta调制;开关电容器网络;热噪声;0.18微米;0.35微米;1.1 MHz;1.5 MHz;230 m;