A 550-ps access 900-MHz 1-Mb ECL-CMOS SRAM

Nambu H.; Kanetani K.; Yamasaki K.; Higeta K.; Usami M.; Nishiyama M.; Ohhata K.; Arakawa F.; Kusunoki T.; Yamaguchi K.; Hotta A.; Homma N.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 550-ps access 900-MHz 1-Mb ECL-CMOS SRAM

【24h】

A 550-ps access 900-MHz 1-Mb ECL-CMOS SRAM

机译：550ps访问900MHz 1-Mb ECL-CMOS SRAM

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

An ultrahigh-speed 1-Mb emitter-coupled logic (ECL)-CMOS SRAM withn550-ps clock-access time, 900-MHz operating frequency, andn12-Μm2 memory cells has been developed using 0.2-ΜmnBiCMOS technology. Three key techniques for achieving the ultrahighnspeed are a BiCMOS word decoder/driver with an nMOS level-shift circuit,na sense amplifier with a voltage-clamp circuit, and a BiCMOS writencircuit with a variable-impedance bitline load. The proposed wordndecoder/driver and sense amplifier can reduce the delay times of thencircuits to 54% and 53% of those of conventional circuits. The BiCMOSnwrite circuit can reduce the power dissipation of the circuit by 74%nwithout sacrificing writing speed. These techniques are especiallynuseful for realizing ultrahigh-spaced high-density SRAMs, which will benused as cache and control memories in mainframe computers

机译：利用0.2μmnBiCMOS技术开发了具有n550ps时钟访问时间，900MHz工作频率和n12μm2存储单元的超高速1Mb发射极耦合逻辑（ECL）-CMOS SRAM。实现超高速的三项关键技术是具有nMOS电平移位电路的BiCMOS字解码器/驱动器，具有电压钳位电路的na读出放大器和具有可变阻抗位线负载的BiCMOS写电路。所提出的字解码器/驱动器和读出放大器可以将电路的延迟时间减少到传统电路的54％和53％。 BiCMOSnwrite电路可以在不牺牲写入速度的情况下将电路的功耗降低74％。这些技术对于实现超高空间高密度SRAM特别有用，它将被用作大型机中的缓存和控制存储器

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2000年第8期|p.1159-1168|共10页
作者
Nambu H.; Kanetani K.; Yamasaki K.; Higeta K.; Usami M.; Nishiyama M.; Ohhata K.; Arakawa F.; Kusunoki T.; Yamaguchi K.; Hotta A.; Homma N.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
BiCMOS memory circuits; SRAM chips; cache storage; cellular arrays; driver circuits; emitter-coupled logic; very high speed integrated circuits; 0.2 micron; 1 Mbit; 550 ps; 900 MHz; BiCMOS technology; ECL-CMOS SRAM; cache; clock-access time; control memories; delay time;

机译：BiCMOS存储器电路;SRAM芯片;高速缓存存储;单元阵列;驱动器电路;发射极耦合逻辑;超高速集成电路;0.2微米;1 Mbit;550 ps;900 MHz;BiCMOS技术;ECL-CMOS SRAM;高速缓存;时钟-访问时间;控制存储器;延迟时间;

相似文献

外文文献
中文文献
专利

1. A 550-ps access 900-MHz 1-Mb ECL-CMOS SRAM [J] . Nambu H., Kanetani K. IEEE Journal of Solid-State Circuits . 2000,第8期

机译：550ps访问900MHz 1-Mb ECL-CMOS SRAM
2. Power reduction techniques for a 1-Mb ECL-CMOS SRAM with an accesstime of 550 ps and an operating frequency of 900 MHz [J] . Ohhata K., Arakawa F., Kusunoki T., IEEE Journal of Solid-State Circuits . 2000,第4期

机译：1-Mb ECL-CMOS SRAM的功耗降低技术，访问时间为550 ps，工作频率为900 MHz
3. Power reduction techniques for a 1-Mb ECL-CMOS SRAM with an access time of 550 ps and an operating frequency of 900 MHz [J] . Ohhata K., Arakawa F. IEEE Journal of Solid-State Circuits . 2000,第4期

机译：1-Mb ECL-CMOS SRAM的功耗降低技术，访问时间为550 ps，工作频率为900 MHz
4. A 550-ps access, 900-MHz, 1-Mb ECL-CMOS SRAM [C] . Nambu, H., Kanetani, . 1999

机译：550ps访问，900MHz，1Mb ECL-CMOS SRAM
5. Design and analysis of robust variability-aware SRAM to predict optimal access-time to achieve yield enhancement in future nano-scaled CMOS. [D] . Samandari-Rad, Jeren. 2012

机译：设计和分析稳健的可变性SRAM，以预测最佳访问时间，以实现未来纳米级CMOS的良率提高。
6. Effect of 900-MHz Electromagnetic Field on the Cerebellum: A Histopathological Investigation [O] . Tolga Mercantepe, Levent Tümkaya, Mehmet Fatih Gökçe, 2018

机译：900 MHz电磁场对小脑的影响：组织病理学研究
7. X-SRAM: Enabling In-Memory Boolean Computations in CMOS Static Random Access Memories [O] . Agrawal, Amogh, Jaiswal, Akhilesh, Roy, Kaushik 2017

机译：X-sRam：在CmOs静态随机中启用存储器内布尔计算访问记忆

A 550-ps access 900-MHz 1-Mb ECL-CMOS SRAM

摘要

著录项

相似文献

相关主题

期刊订阅