...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >High-speed and low-power CMOS priority encoders
【24h】

High-speed and low-power CMOS priority encoders

机译：高速和低功耗CMOS优先编码器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

The design of two high-performance priority encoders is presented.nThe key techniques for high speed are twofold. First, a multilevelnlook-ahead structure is developed to shorten the critical pathneffectively. Second, this look-ahead structure is realized efficientlynby the NP Domino CMOS logic, and all the dynamic gates have anparallel-connected circuit structure. For high speed and low power atnthe same time, the series-connected circuit structure is adopted in thenless critical paths to reduce the switching activity, but such a designnneeds to cascade two n-type dynamic gates directly resulting in the racenproblem. A special circuit technique is utilized to rescue this problem.nSeveral 32-bit priority encoders are designed to evaluate thenfeasibility of the proposed techniques. The best new design realizes anthree-level look-ahead structure, and it achieves 65% speed improvement,n20% layout area reduction, and 30% power reduction simultaneously asncompared to the conventional design with a simple look-ahead structure
机译：提出了两种高性能优先级编码器的设计。n高速的关键技术是双重的。首先，开发了一种多级超前结构来有效缩短关键路径。其次，通过NP Domino CMOS逻辑有效地实现了这种超​​前结构，并且所有动态门都具有并联电路结构。为了同时实现高速和低功率，在无数次关键路径中采用了串联电路结构以减少开关活动，但是这种设计需要将两个n型动态门直接级联，从而导致竞争问题。利用一种特殊的电路技术来解决该问题。设计了几种32位优先级编码器来评估所提出技术的可行性。最佳的新设计实现了三级超前结构，与简单的超前结构相比，传统设计实现了65％的速度提升，n20％的布局面积缩减以及30％的功耗降低

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号