A 0.18-Μm 256-Mb DDR-SDRAM with low-cost post-mold tuning methodfor DLL replica

著录项

• 来源
  《IEEE Journal of Solid-State Circuits》 |2000年第11期|p.1680-1689|共10页
• 作者

  Kuge S.; Kato T.; Furutani K.; Kikuda S.; Mitsui K.; Hamamoto T.; Setogawa J.; Hamade K.; Komiya Y.; Kawasaki S.; Kono T.; Amano T.; Kubo T.; Haraguchi M.; Nakaoka Y.; Akiyama M.; Konishi Y.; Ozaki H.; Yoshihara T.;

  展开▼
• 作者单位

  展开▼
• 收录信息 美国《科学引文索引》(SCI);美国《工程索引》(EI);
• 原文格式 PDF
• 正文语种 eng
• 中图分类 一般性问题;基本电子电路;
• 关键词

  DRAM chips; circuit tuning; delay lock loops; low-power electronics; 0.18 micron; 200 MHz; 256 Mbit; DDR-SDRAM; DLL replica; delay-locked loop; double-data-rate synchronous-DRAM; intra-chip data bus; low-cost post-mold tuning method;

  机译：DRAM芯片;电路调整;延迟锁定环;低功耗电子设备;0.18微米;200 MHz;256 Mbit;DDR-SDRAM;DLL复制;延迟锁定环;双数据速率同步DRAM;芯片内数据总线低成本的后模整定方法;