An 833-MHz 1.5-W 18-Mb CMOS SRAM with 1.67 Gb/s/pin

Pilo H.; Allen A.; Covino J.; Hansen P.R.; Lamphier S.; Murphy C.; Traver T.; Yee P.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >An 833-MHz 1.5-W 18-Mb CMOS SRAM with 1.67 Gb/s/pin

【24h】

An 833-MHz 1.5-W 18-Mb CMOS SRAM with 1.67 Gb/s/pin

机译：具有1.67 Gb / s /针的833-MHz 1.5-W 18-Mb CMOS SRAM

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

This paper describes an 833-MHz 18-Mb CMOS SRAM with an1.67-Gb/s/pin data rate. Issues that had to be overcome fromnprevious-generation SRAMs to meet the performance goals are addressed.nThe SRAM has been successfully fabricated using a 0.18-Μm CMOSnprocess with copper interconnects. It operates in two user-selectablendouble-data-rate modes (DDR and DDR2) and consumes 1.5 W of power at 833nMHz. In addition to the performance benefits resulting from thisn0.18-Μm copper technology, architecture improvements, andata-to-echo-clock tracking system, and data symmetric output driversnmade possible the high frequency of operation

机译：本文介绍了一种具有1.67 Gb / s / pin数据速率的833 MHz 18 Mb CMOS SRAM。解决了前代SRAM要解决的性能目标所必须解决的问题。n SRAM已成功使用0.18μmCMOSn工艺和铜互连工艺成功制造。它以两种用户可选的双倍数据速率模式（DDR和DDR2）运行，在833nMHz时消耗1.5 W的功率。除了这种n0.18-μm铜技术带来的性能优势之外，架构上的改进以及数模转换时钟跟踪系统以及数据对称输出驱动器也使得高频操作成为可能。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |2000年第11期|p.1641-1647|共7页
作者
Pilo H.; Allen A.; Covino J.; Hansen P.R.; Lamphier S.; Murphy C.; Traver T.; Yee P.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
CMOS memory circuits; SRAM chips; high-speed integrated circuits; low-power electronics; memory architecture; 0.18 mum; 1.5 W; 1.67 Gbit/s; 1.67-Gb/s/pin data rate; 18 Mbit; 833 MHz; CMOS SRAM; Cu interconnects; DDR; DDR2; architecture improvements; data symmetric outpu;

机译：CMOS内存电路;SRAM芯片;高速集成电路;低功耗电子设备;内存架构;0.18毫米;1.5 W;1.67 Gbit / s;1.67-Gb / s / pin数据速率;18 Mbit;833 MHz;CMOS SRAM铜互连DDR DDR2体系结构改进数据对称输出;

相似文献

外文文献
中文文献
专利

1. An 833-MHz 1.5-W 18-Mb CMOS SRAM with 1.67 Gb/s/pin [J] . Pilo H., Allen A. IEEE Journal of Solid-State Circuits . 2000,第11期

机译：具有1.67 Gb / s /针的833-MHz 1.5-W 18-Mb CMOS SRAM
2. An 18-Mb, 12.3-GB/s CMOS pipeline-burst cache SRAM with 1.54Gb/s/pin [J] . Cangsang Zhao, Bhattacharya U., Denham M., IEEE Journal of Solid-State Circuits . 1999,第11期

机译：具有1.54Gb / s /针的18 Mb，12.3 GB / s CMOS流水线突发缓存SRAM
3. An 18-Mb, 12.3-GB/s CMOS pipeline-burst cache SRAM with 1.54 Gb/s/pin [J] . Cangsang Zhao, Bhattacharya U. IEEE Journal of Solid-State Circuits . 1999,第11期

机译：具有1.54 Gb / s /针的18 Mb，12.3 GB / s CMOS流水线突发缓存SRAM
4. An 833 MHz 1.5 W 18 Mb CMOS SRAM with 1.67 Gb/s/pin [C] . Pilo, H., Allen, . 2000

机译：具有1.67 Gb / s /针的833 MHz 1.5 W 18 Mb CMOS SRAM
5. A 1-16 Gb/s all-digital phase-interpolator based clock and data recovery circuit and study on reliability of deep submicron CMOS transistors at cryogenic temperature [D] . Wu, Guoying. 2014

机译：基于1-16 GB / S的全数字阶段内插器的时钟和数据恢复电路及深亚微米CMOS晶体管在低温温度下的可靠性研究
6. A RRAM Integrated 4T SRAM with Self-Inhibit Resistive Switching Load by Pure CMOS Logic Process [O] . Meng-Yin Hsu, Chu-Feng Liao, Yi-Hong Shih, 2017

机译：采用纯CMOS逻辑工艺的具有自抑制电阻切换负载的RRAM集成4T SRAM
7. Comparison analysis of three value logic 8T CNTFET SRAM Cell with 6 CMOS SRAM CELL at 32nm technology [O] . S.Tamil Selvan 2019

机译：32NM技术中具有6分CMOS SRAM单元的三个值逻辑8T CNTFET SRAM单元的比较分析
8. Importance of ion energy on SEU in CMOS SRAMs [R] . Dodd, P. E., Shaneyfelt, M. R., Sexton, F. W., 1998

机译：CmOs sRam中sEU上离子能量的重要性

An 833-MHz 1.5-W 18-Mb CMOS SRAM with 1.67 Gb/s/pin

摘要

著录项

相似文献

相关主题

期刊订阅