...
机译:采用低功耗双极LSI设计的557mW,2.5Gbit / s SONET / SDH再生器端接LSI芯片
SONET; bipolar digital integrated circuits; emitter-coupled logic; high-speed integrated circuits; large scale integration; low-power electronics; optical repeaters; synchronous digital hierarchy; 2.5 Gbit/s; 2.5 V; 557 mW; SONET/SDH regenerator section termination;
机译:采用低功耗双极LSI设计的557mW,2.5Gbit / s SONET / SDH再生器部分终端LSI芯片
机译:使用低功率双极技术的2.4Gbit / s STM-16再生器端接LSI-使用电源管理逻辑,2.5V-ECL电路和功耗优化CAD技术降低Gbit / s-LSI的功耗
机译:低功耗,完全集成的10 Gb / s SONET / SDH收发器,采用0.13-μmCMOS
机译:采用低功率双极LSI技术和多芯片模块技术的2.5Gb SDH / SONET终端电路
机译:用于SONET / SDH标准的低压低功耗CMOS检测器的设计