MDSP-II: a 16-bit DSP with mobile communication accelerator

Byoung-Woon Kim; Jin-Hyuk Yang; Chan-Soo Hwang; Young-Su Kwon; Keun-Moo Lee; In-Hyoung Kim; Yong-Hoon Lee; Chong-Min Kyung

首页> 外文期刊>IEEE Journal of Solid-State Circuits >MDSP-II: a 16-bit DSP with mobile communication accelerator

【24h】

MDSP-II: a 16-bit DSP with mobile communication accelerator

机译：MDSP-II：具有移动通信加速器的16位DSP

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

This paper describes a 16-bit programmable fixed-point digitalnsignal processor, called MDSP-II, for mobile communication applications.nThe instruction set of MDSP-II was determined after a careful analysisnof the Global System for Mobile communications (GSM) baseband functions.nAn application-specific hardware block called the mobile communicationnaccelerator (MCA) was incorporated on chip to accelerate the executionnof the key operations frequently appearing in Viterbi equalization. Withnthe assistance of MCA, the GSM baseband functions, which need 53 millionninstructions per second (MIPS) on the general-purpose digital signalnprocessors, can be performed only with 19 MIPS. The MDSP-II wasnimplemented with a 0.6-Μm triple-layer metal CMOS process on an9.7×9.8 mm2 silicon area and was operated up to 50 MHznclock frequency

机译：本文介绍了一种适用于移动通信应用的16位可编程定点数字信号处理器，称为MDSP-II.n在仔细分析了全球移动通信系统（GSM）基带功能之后，确定了MDSP-II的指令集。在芯片上集成了称为移动通信加速器（MCA）的专用硬件模块，以加快维特比均衡中经常出现的关键操作的执行速度。在MCA的帮助下，仅需要19 MIPS即可完成GSM基带功能，该功能在通用数字信号处理器上每秒需要5300万条指令（MIPS）。 MDSP-II在0.6×9.8 mm2的硅面积上采用0.6μm的三层金属CMOS工艺实现，并在最高50 MHz的时钟频率下工作

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1999年第3期|p.397-404|共8页
作者
Byoung-Woon Kim; Jin-Hyuk Yang; Chan-Soo Hwang; Young-Su Kwon; Keun-Moo Lee; In-Hyoung Kim; Yong-Hoon Lee; Chong-Min Kyung;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词
CMOS digital integrated circuits; Viterbi decoding; application specific integrated circuits; cellular radio; digital signal processing chips; equalisers; high-speed integrated circuits; telecommunication computing; 0.6 micron; 16 bit; 19 MIPS; 50 MHz; GSM baseband;

机译：CMOS数字集成电路;维特比解码;专用集成电路;蜂窝无线电;数字信号处理芯片;均衡器;高速集成电路;电信计算;0.6微米;16位;19 MIPS;50 MHz;GSM基带;

相似文献

外文文献
中文文献
专利

1. MDSP-II: a 16-bit DSP with mobile communication accelerator [J] . Byoung-Woon Kim, Jin-Hyuk Yang IEEE Journal of Solid-State Circuits . 1999,第3期

机译：MDSP-II：具有移动通信加速器的16位DSP
2. The architecture of a low-power and high-performance DSP "LIOT" developed for mobile telecommunications (LIOT: low power implementation for mobile telecommunications) [J] . Ritsuko Tatematsu, Tohru Tsuruta, Norichika Kumamoto, 電子情報通信学会技術研究報告. 音声. Speech . 2001,第198期

机译：专为移动电信开发的低功耗高性能DSP“ LIOT”的体系结构（LIOT：移动电信的低功耗实现）
3. The architecture of a low-power and high-performance DSP "LIOT" developed for mobile telecommunications (LIOT: low power implementation for mobile telecommunications) [J] . Ritsuko Tatematsu, Tohru Tsuruta, Norichika Kumamoto, 電子情報通信学会技術研究報告. 音声. Speech . 2001,第198期

机译：用于移动电信的低功耗和高性能DSP“Liot”的体系结构（LIOT：移动电信的低电源实施）
4. MDSP-II: 16-bit DSP with mobile communication accelerator [C] . Kim, B.W., Lang, . 1998

机译：MDSP-II：带有移动通信加速器的16位DSP
5. Minimizing the Impact of Communication Latency between CPUs, Memory, and Accelerators [D] . Cho, Shenghsun. 2021

机译：最大限度地减少CPU，内存和加速器之间的通信延迟的影响
6. Dosimetric characteristics of electron beams produced by two mobile accelerators Novac7 and Liac for intraoperative radiation therapy through Monte Carlo simulation [O] . Sergio Righi, Evis Karaj, Giuseppe Felici, 2013

机译：通过蒙特卡洛模拟术中两种放射线加速器Novac7和Liac产生的用于术中放射治疗的电子束的剂量学特征
7. MDSP-II: 16-bit DSP with Mobile Communication Accelerator [O] . B. W. Kim, J. H. Yang, C. S. Hwang, 1999

机译：MDSP-II：带有移动通信加速器的16位DSP
8. Preliminary Design of a Computer Communications Network Interface Using Intel 80 86 and 80 89 16-Bit Microprocessors [R] . Gravin, A. G. 1981

机译：使用Intel 80 86和80 89 16位微处理器的计算机通信网络接口的初步设计

MDSP-II: a 16-bit DSP with mobile communication accelerator

摘要

著录项

相似文献

相关主题

期刊订阅