A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter

Abo A.M.; Gray P.R.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter

【24h】

A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter

机译：1.5V，10位，14.3MS / s CMOS流水线模数转换器

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

A 1.5-V, 10-bit, 14.3-MS/s pipeline analog-to-digital converter was implemented in a 0.6 /spl mu/m CMOS technology. Emphasis was placed on observing device reliability constraints at low voltage. MOS switches were implemented without low-threshold devices by using a bootstrapping technique that does not subject the devices to large terminal voltages. The converter achieved a peak signal-to-noise-and-distortion ratio of 58.5 dB, maximum differential nonlinearity of 11.5 least significant bit (LSB), maximum integral nonlinearity of 0.7 LSB, and a power consumption of 36 mW.

机译：采用0.6 / spl mu / m CMOS技术实现了1.5V，10位，14.3MS / s的流水线模数转换器。重点放在观察低电压下设备的可靠性约束上。 MOS开关通过采用自举技术实现了不具有低阈值器件的设备，该技术不会使器件承受较大的端子电压。该转换器的峰值信噪比和失真比为58.5 dB，最大差分非线性为11.5最低有效位（LSB），最大积分非线性为0.7 LSB，功耗为36 mW。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1999年第5期|P.599-606|共8页
作者
Abo A.M.; Gray P.R.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digitalconverter [J] . Abo A.M., Gray P.R. IEEE Journal of Solid-State Circuits . 1999,第5期

机译：1.5V，10位，14.3MS / s CMOS流水线模数转换器
2. A new approach for 10-bit pipeline analog-to-digital converter design based on 0.18 mu m CMOS technology [J] . Rezapour Arash, Tavakoli Mohammad Bagher, Setoudeh Farbod AEU: Archiv fur Elektronik und Ubertragungstechnik: Electronic and Communication . 2019,第期

机译：基于0.18 mu M CMOS技术的10位管道模数转换器设计的一种新方法
3. A power-efficient 10-bit 40-MS/s sub-sampling pipelined CMOS analog-to-digital converter [J] . Guanghua Shu, Yao Guo, Junyan Ren, Analog Integrated Circuits and Signal Processing . 2011,第1期

机译：高效节能的10位40-MS / s子采样流水线CMOS模数转换器
4. A 10-bit, 2.5-V, 40 M sample/s, pipelined analog-to-digital converter in 0.6-/spl mu/m CMOS [C] . Nejati, B., Shoaei, . 2001

机译：一个10位，2.5V，40M采样/秒，流水线模数转换器，采用0.6- / splμ/ m CMOS
5. Design of switched-capacitor and switched-current pipelined analog-to-digital converters in 0.18um CMOS technology. [D] . Dalrymple, Joseph. 2008

机译：采用0.18um CMOS技术的开关电容器和开关电流流水线模数转换器的设计。
6. Modeling and Experimental Demonstration of a Hopfield Network Analog-to-Digital Converter with Hybrid CMOS/Memristor Circuits [O] . Xinjie Guo, Farnood Merrikh-Bayat, Ligang Gao, 2015

机译：具有混合CMOS /忆阻器电路的Hopfield网络模数转换器的建模和实验演示
7. A 1.5-V, 10-bit, 14.3-MS/s CMOS Pipeline Analog-to-Digital Converter [O] . Andrew Abo And, Abstract—a -v, Ms/s Pipeline Analog-to-digital 2007

机译：1.5V，10位，14.3MS / s CMOS流水线模数转换器

A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter

摘要

著录项

相似文献

相关主题

期刊订阅