A 12-b digital-background-calibrated algorithmic ADC with -90-dB THD

Erdogan O.E.; Hurst P.J.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 12-b digital-background-calibrated algorithmic ADC with -90-dB THD

【24h】

A 12-b digital-background-calibrated algorithmic ADC with -90-dB THD

机译：具有-90dB THD的12b数字背景校准算法ADC

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

An analog queue-based architecture and an adaptive digital-calibration algorithm calibrate a 12-b algorithmic analog-to-digital converter in the background. At a sampling rate of 125 ksample/s and with monolithic background calibration, the peak signal-to-(noise+distortion) ratio is 71 dB, and the spurious-free dynamic range is 95 dB. The total power dissipation is 16 mW from 5 V. The active area is 5.9 mm/sup 2/ in 1.5-/spl mu/m CMOS.

机译：基于模拟队列的体系结构和自适应数字校准算法可在后台校准12位算法的模数转换器。在125 ksample / s的采样率和整体式背景校准下，峰值信噪比（噪声+失真）为71 dB，无杂散动态范围为95 dB。从5 V开始总功耗为16 mW。有效面积为5.9 mm / sup 2 / in 1.5- / spl mu / m CMOS。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1999年第12期|P.1812-1820|共9页
作者
Erdogan O.E.; Hurst P.J.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. A 12-b digital-background-calibrated algorithmic ADC with -90-dBTHD [J] . Erdogan O.E., Hurst P.J., Lewis S.H. IEEE Journal of Solid-State Circuits . 1999,第12期

机译：具有-90-dBTHD的12位数字背景校准算法ADC
2. A 12-b 600 ks/s digitally self-calibrated pipelined algorithmic ADC [J] . Hae-Seung Lee IEEE Journal of Solid-State Circuits . 1994,第4期

机译：一个12-b 600 ks / s数字自校准流水线算法ADC
3. An IEEE 1451 standard transducer interface chip with 12-b ADC, two 12-b DAC's, 10-kB flash EEPROM, and 8-b microcontroller [J] . Cummins T., Byrne E. IEEE Journal of Solid-State Circuits . 1998,第12期

机译：一个IEEE 1451标准变送器接口芯片，带有12-b ADC，两个12-b DAC，10-kB闪存EEPROM和8-b微控制器
4. A 12 b digital-background-calibrated algorithmic ADC with -90 dB THD [C] . Erdogan, O.E., Hurst, . 1999

机译：具有-90 dB THD的12b数字背景校准算法ADC
5. All-digital Calibration Algorithms for the Correction of Static Non-linearities in ADCs [D] . Chen, Paul Wenbo. 2020

机译：ALLIC静态非线性校正的全数字校准算法
6. The Accuracy of ADC Measurements in Liver Is Improved by a Tailored and Computationally Efficient Local-Rigid Registration Algorithm [O] . Hossein Ragheb, Neil A. Thacker, Jean-Marie Guyader, -1

机译：量身定制且计算效率高的局部刚性配准算法提高了ADC在肝脏中的测量精度
7. A 107.4 dB SNR Multi-Bit Sigma Delta ADC With 1-PPM THD at 0.12 dB From Full Scale Input [O] . Jian-yi Wu, Zhenyong Zhang, Rajaram Subramoniam, 2014

机译：一个107.4 dB sNR多位Σ-ΔaDC，1-ppm THD，0.12 dB，满量程输入

A 12-b digital-background-calibrated algorithmic ADC with -90-dB THD

摘要

著录项

相似文献

相关主题

期刊订阅