A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-/spl mu/m CMOS

Van Der Ploeg H.; Remmers R.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-/spl mu/m CMOS

【24h】

A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-/spl mu/m CMOS

机译：3.3V，10b，25MSample / s两步ADC，采用0.35- / spl mu / m CMOS

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

This paper describes the design of a two-step analog-to-digital converter (ADC). By using techniques such as improved switching and offset compensated amplifiers, the high-speed two-step architecture can be expanded toward high resolution. The ADC presented here achieves 9 ENOB with a spurious-free dynamic range of more than 72 dB, at a sample rate of 25 MSample/s. The ADC is realized in a 0.35-/spl mu/m mainstream CMOS process without options such as double poly. It measures 0.66 mm/sup 2/ and dissipates 195 mW from a 3.3-V power supply.

机译：本文介绍了两步式模数转换器（ADC）的设计。通过使用诸如改进的开关和偏移补偿放大器之类的技术，可以将高速两步体系结构扩展到高分辨率。此处介绍的ADC以25 MSample / s的采样率实现了9 ENOB，无杂散动态范围超过72 dB。 ADC采用0.35 / splμm/ m的主流CMOS工艺实现，而没有诸如double poly之类的选择。它的尺寸为0.66 mm / sup 2 /，从3.3V电源消耗的功率为195 mW。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1999年第12期|P.1803-1811|共9页
作者
Van Der Ploeg H.; Remmers R.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-Μm CMOS [J] . Van Der Ploeg H., Remmers R. IEEE Journal of Solid-State Circuits . 1999,第12期

机译：在0.35μmCMOS中的3.3V，10b，25MSample / s两步ADC
2. A high performance 0.35-/spl mu/m 3.3-V BiCMOS technology optimized for product porting from a 0.6-/spl mu/m 3.3-V BiCMOS technology [J] . Banik J., Wong K.L. IEEE Journal of Solid-State Circuits . 1996,第10期

机译：高性能0.35- / spl mu / m 3.3-V BiCMOS技术，针对0.6- / spl mu / m 3.3-V BiCMOS技术的产品移植进行了优化
3. A 15-b resolution 2-MHz Nyquist rate /spl Delta//spl Sigma/ ADC in a 1-/spl mu/m CMOS technology [J] . Marques A.M., Peluso V. IEEE Journal of Solid-State Circuits . 1998,第7期

机译：采用1- / spl mu / m CMOS技术的15-b分辨率2MHz奈奎斯特速率/ spl Delta // spl Sigma / ADC
4. A 1.8V 100mW 12-bits 80Msample/s two-step ADC in 0.18-/spl mu/m CMOS [C] . Zjajo, A., van der Ploeg, . 2003

机译：1.8V 100mW 12位80Msample / s两步ADC，采用0.18- / spl mu / m CMOS
5. High-temperature, high-resolution A/D conversion using 2nd- and 4th-order cascaded SigmaDelta modulation in 3.3-V 0.5 micron SOS-CMOS. [D] . Ericson, Milton Nance. 2002

机译：在3.3V 0.5微米SOS-CMOS中使用二阶和四阶级联SigmaDelta调制进行高温，高分辨率A / D转换。
6. A Multi-Resolution Mode CMOS Image Sensor with a Novel Two-Step Single-Slope ADC for Intelligent Surveillance Systems [O] . Daehyeok Kim, Minkyu Song, Byeongseong Choe, 2017

机译：具有新型两步单斜率ADC的多分辨率模式CMOS图像传感器用于智能监控系统
7. A 3.3-V Single-Poly CMOS Audio ADC Delta-Sigma Modulator with 98-dB Peak SINAD and 105-dB Peak SFDR [O] . Db Peak Sfdr, Eric Fogleman, Ian Galton, 2000

机译：具有98dB峰值SINAD和105dB峰值SFDR的3.3V单模CMOS音频ADCΔ-Σ调制器

A 3.3-V, 10-b, 25-MSample/s two-step ADC in 0.35-/spl mu/m CMOS

摘要

著录项

相似文献

相关主题

期刊订阅