A 640-ps, 0.25-/spl mu/m CMOS, 16/spl times/64-b three-port register file

Franch R.L.; Ji J.

首页> 外文期刊>IEEE Journal of Solid-State Circuits >A 640-ps, 0.25-/spl mu/m CMOS, 16/spl times/64-b three-port register file

【24h】

A 640-ps, 0.25-/spl mu/m CMOS, 16/spl times/64-b three-port register file

机译：640ps，0.25 / splμ/ m CMOS，16 / spl次/ 64-b三端口寄存器文件

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

We describe a 640-ps read access, 16-word by 64-b, three-port register file fabricated in 0.25-/spl mu/m effective channel length CMOS technology. It features the capability to perform a write followed by a read in the same cycle at frequencies above 500 MHz. High speed is achieved by using a novel cell and array structure. Static circuit design is used exclusively throughout the entire register file and is optimized for high-speed operation. Measured results of the same-cycle read-after-write demonstrate register file operations at 625 MHz. Additionally internal probe measurements of the read access path components are presented and compared with circuit simulations.

机译：我们描述了以0.25- / spl mu / m有效通道长度CMOS技术制造的640-ps读访问，16字乘64-b，三端口寄存器文件。它具有以高于500 MHz的频率在同一周期内执行写入和读取操作的功能。通过使用新颖的单元和阵列结构可以实现高速。静态电路设计专门用于整个寄存器文件，并针对高速操作进行了优化。写入后的相同周期的测量结果证明了寄存器文件在625 MHz下的操作。此外，还提供了读取访问路径组件的内部探针测量，并将其与电路仿真进行了比较。

著录项

来源
《IEEE Journal of Solid-State Circuits》 |1997年第8期|P.1288-1292|共5页
作者
Franch R.L.; Ji J.;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类一般性问题;基本电子电路;
关键词

相似文献

外文文献
中文文献
专利

1. A 10-Gb/s (1.25 Gb/s/spl times/8)4/spl times/2 0.25-/spl mu/m CMOS/SIMOX ATM switch based on scalable distributed arbitration [J] . Oki E., Yamanaka N. IEEE Journal of Solid-State Circuits . 1999,第12期

机译：基于可扩展分布式仲裁的10 Gb / s（1.25 Gb / s / spl次/ 8）4 / spl次/ 2 0.25- / spl mu / m CMOS / SIMOX ATM交换机
2. A 1.3-ns 32-word/spl times/32-bit three-port BiCMOS register file [J] . Chin-Chieh Chao, Wooley B.A. IEEE Journal of Solid-State Circuits . 1996,第6期

机译：1.3ns 32字/ spl次/ 32位三端口BiCMOS寄存器文件
3. A CMOS 0.25-/spl mu/m continuous-time FIR filter with 125 ps per tap delay as a fractionally spaced receiver equalizer for 1-gb/s data transmission [J] . Xiaofeng Lin, Sooping Saw, Jin Liu IEEE Journal of Solid-State Circuits . 2005,第3期

机译：CMOS 0.25- / spl mu / m连续时间FIR滤波器，每个抽头延迟为125 ps，作为用于1-gb / s数据传输的分数间隔接收机均衡器
4. VLSI implementation of a 200-MHz 16/spl times/16 left-to-right carry-free multiplier in 0.35 /spl mu/m CMOS technology for next-generation DSPs [C] . Kolagotla, R.K., Srinivas, . 1997

机译：VLSI采用0.35 / spl mu / m CMOS技术的200MHz 16 / spl次/ 16左右无载乘法器的实现，用于下一代DSP
5. A 32-word by 32-bit three-port bipolar register file implemented using a silicon germanium HBT BiCMOS technology. [D] . Steidl, Samuel Aloysius. 2001

机译：使用硅锗HBT BiCMOS技术实现的32字乘32位三端口双极性寄存器文件。
6. SPIN1 a K Homology Domain Protein Negatively Regulated and Ubiquitinated by the E3 Ubiquitin Ligase SPL11 Is Involved in Flowering Time Control in Rice [O] . Miguel E. Vega-Sánchez, Lirong Zeng, Songbiao Chen, 2008

机译：SPIN1是由E3泛素连接酶SPL11负调控和泛素化的K同源结构域蛋白参与水稻的开花时间控制。
7. Single event effects in static and dynamic registers in a $0.25-\mu-m$ CMOS technology [O] . Faccio, F, Kloukinas, Kostas C, Marchioro, A, 1999

机译：采用$ 0.25- \ mu-m $ CMOS技术的静态和动态寄存器中的单事件效果

A 640-ps, 0.25-/spl mu/m CMOS, 16/spl times/64-b three-port register file

摘要

著录项

相似文献

相关主题

期刊订阅