...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>IEEE Journal of Solid-State Circuits >SPARC64: a 64-b 64-active-instruction out-of-order-execution MCM processor
【24h】

SPARC64: a 64-b 64-active-instruction out-of-order-execution MCM processor

机译：SPARC64：64位64位主动指令乱序执行MCM处理器

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

We report the first implementation of the new SPARC V9 64-b instruction set architecture. The HaL processor called SPARC64 is a ceramic Multi-Chip Module (MCM) that contains one CPU chip, one Memory Management Unit (MMU) chip, and four 64 KB Cache chips. Together, they implement a unique three-level address translation scheme that efficiently supports using virtual addresses spread anywhere in the full 64-b address range. The processor assigns a serial number to each issued instruction to track up to 64 in-progress instructions and can speculatively issue through up to 16 branches. It issues up to 4 instructions per cycle and utilizes superscalar instruction issue, register renaming, and dataflow (potentially out-of-order) execution to fully exploit instruction-level parallelism. The processor maintains a precise-state execution model, and commits in-order, up to 9 instructions in a cycle. In a HaL R1 system, a production SPARC64 running at 143 MHz has a performance of 230 SPECint92 and 300 SPECfp92 and dissipates 50 W from a 3.3 V supply.
机译：我们报告了新的SPARC V9 64-b指令集体系结构的首次实现。称为SPARC64的HaL处理器是一个陶瓷多芯片模块（MCM），其中包含一个CPU芯片，一个内存管理单元（MMU）芯片和四个64 KB高速缓存芯片。它们一起实现了独特的三级地址转换方案，该方案有效地支持使用在整个64-b地址范围内分布的虚拟地址。处理器为每个发出的指令分配一个序列号，以跟踪多达64个正在进行的指令，并且可以推测性地通过多达16个分支来发出指令。它每个周期最多发布4条指令，并利用超标量指令发布，寄存器重命名和数据流（可能无序执行）来充分利用指令级并行性。处理器维护精确状态执行模型，并按顺序提交，每周期最多9条指令。在HaL R1系统中，运行在143 MHz的SPARC64具有230 SPECint92和300 SPECfp92的性能，并从3.3 V电源消耗50 W功率。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号